Sep-23-2008 02:40pm Searching PAJ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-211656

(43) Date of publication of application: 17.09.1991

(51)Int.Cl.

GO6F 15/16 GO6F 12/06

(21)Application number: 01-338040

(71)Applicant: TEXAS INSTR INC <TD

(22)Date of filing:

26.12.1989

(72)Inventor: KEITH BALMER

NICHOLAS K ING-SIMMONS

GUTTAG KARL M GOVE ROBERT J

(30)Priority

Priority number: 89 435591

Priority date: 17.11.1989


Priority country: US

# (54) MULTIPROCESSOR SYSTEM USING CROSSBAR LINK OF PROCESSOR AND MEMORY AND OPERATING METHOD THEREFOR

#### (57)Abstract:

PURPOSE: To mutually connect all processors to any memory by all constitution by providing a multi-link multi-bus crossbar switch between the respective processors and the respective memories.

CONSTITUTION: This system is provided with the processors 100–103 capable of controlling many different processes by an instruction set supplied from the memory 10, the memory 10, a switch matrix 20 connected to the memory 10 and connected to the processors 100–103 and further, a master processor 12 and an MIMD(multiplex instruction multiplex data mode) communication/synchronization network 40 for selectively and simultaneously enabling the switch matrix 20 by a processor cycle unit base, mutually connecting one processor and one memory and transferring the instruction set from a memory space and data from the other memory space. Thus, the different processors simultaneously and parallelly execute different tasks.



Sec. 15

⑩ 日本 国 特 許 庁 (JP)

**卯特許出願公開** 

## ® 公 開 特 許 公 報 (A) 平3-211656

@Int.Cl.5 G 06 F 15/16 12/06

庁内整理番号 識別記号

@公開 平成3年(1991)9月17日

350 A 540

6945-5B 8841-5B

審査請求 未請求 請求項の数 4 (全83頁)

プロセツサとメモリのクロスパリンクを用いたマルチプロセツサシ の発明の名称 ステム及びそのオペレーテイング方法

②特 頤 平1-338040

②出 願 平1(1989)12月26日

@1989年11月17日國米国(US)@435591 優先権主張

英国 MK40 38A ペッドフォード ソールカム クロ キース パルマー @発明 者 ーズ 6

アメリカ合衆国 テキサス州 ダラス ノース セントラ テキサス インスツル の出願 人 ル エクスプレスウエイ I3500 メンツ インコーポレ イテッド

弁理士 中村 稔 外7名 70代 理 人 最終頁に続く

#### 81 ER ER

1. 発明の名称

プロセッサとメモリのクロスパリンクを用い たマルチプロセッサシステム及びそのオペシー チィング万法

2. 特件原本の紅田

1. メモリソースから供給される命令セットに より各々動作して1つまたは2つ以上のアド レス協定可能メモリに対するデータの入出移 動に依拠する多数の異なるプロセスを誘御す ることが可能なの個(りは正の整数)のプロ セッサと;

各々一堂のアドレス指定可能型間を有する m個(mはm>nなる整数)のメモリソース

上記メモリに注意され且つ上記プロセッサ に接続されたスイッチマトリクスと;

上記スイッチマトリクスをプロセッササイ クル単位ペースで選択的に且つ同時にイネー ブル化して上記のいずれかのプロセッサと上 見いずれかのメモリとを相互接続し、 上記ノ メモリ空間からの命令セット及びそれ以外の ナドレス指定可能メモリ空間からのデータを やりとりさせる回路群と;

を具備したことを特徴とするマルテプロセッ

2、 前足の側のプロセッサが前足メモリに対す るデータ転送を独立に斜御する転送プロセッ すも合み、 これら π 個のプロセッサの一部が 限定命令セット計算性(R15C)型プロセッサよ りなり、 前記スイッチマトリクスが前記メモ りのいずれかにアクセスする優先権を持つコ ンチンション回路群を有しまた上記プロセッ サとメモリを相互接続するためのリンクを含 み且つさらにこれるのリンクを相互接続する ための又点を含むと共に、上記RISC型プロセ - サ及び上記転送プロセッサを含む上記 0 個 のプロセッサ、 前記血値のメモリ、 及び上記 リンク、上記又点並びに上記コンテンション 回路群を含む上記スイッチマトリクスがすべ

られたものを含む回路群と:

ティング方法において:

特閲平3-211656(2)

迎けられた回路群であって上記各叉点に望け

を見得したことを特徴とするスイッチマトリ

4. メモリソースから供給される命令ストリー

ムにより動作し、 それらの命令を災行すると

とにより1つまたは2つ以上のブドレス指足

可能メモリに対するアータの入出移動に依拠

するプロセスを制御することが可能なり傷の

プロセッサと、 各々アドレス指定可能メモリ

空間を有する血質のメモリソースと、 上記さ

そりに投説され且つ上記プロセッサに接続さ

れたリンクを有するスイッチマトリクスとを

育するマルチプロセッサシステムのオペレー

選択的に且つ同時に上記のいずれかのブロ

セッサを上記のいずれかのメモリとを相互接

疑し、 このように選択された相互接続によっ

て1つまたは2つ以上の上記アドレス指定可

能メモリ左間からの白介セット及びそれ以外

て典一チップ上に形成されており、 さらに上 記スイッチャトリクスのサンク、 又点及びっ y テンション回路群が上記 n 傷のプロセッサ 及び上型血圏のメモリに対し一定の空間的以 係を保って上記チップ上に分散配置されてい ることを特徴とする讚求項1に記載のマルチ プロセッサシステム。

3. 複数個の第1のポートと複数個の第2のポ ートとを相互接接するマルテプロセッサシス チム用のスイッチマトリクスであって:

各々上記第1のポートの特定の1つに付随 させて設けられた視数個の級方向バスと

個々に動作可能な複数個の又点と;

上記第2のポートに接続されていて、 上記 又点の中化された又点を介して上記取しのま - トの1つを上記第2のポートのいずれか1 つに振続する複数個の様方向パスと:

上記第2のポートの中の競会するポート間 の顔を処理を行って上記各級方向パスに接続 するためのこれら各級方向バスに付贈させて

させることができるシステムが必要となる。

画なを生じさせてデータに対する各種の操作を 行い、 面像表示されたデータ及び記憶データの表 示を制御する函数処理システムはどうしても大量 の漢軍と記憶を必要とするが、 このような函数処 理システエは、 具なるプロセッサが異なるタスク を同時並行的に異行する多重処理の適用対象の対 1の快補である。 この場合、プロセッサは、全部 が同じ命令により動作するがゲータは各種のソー スから取り込む単一命合多重データ(SIND)モード で同時動作させることもできるし、 各プロセッサ が異なる命令セットにより異なるソースからのデ — タを処理する多定の令多選データ ( x i N D ) モー Y で同時動作させることもできる。 しかし、 黒なる 動作モードについてはそれぞれ異なる構成が必要

(発明が解決しようとする課題)

そこで、 この技気分野においては、 マルチメモ りを促えたマルチプロセッサを取り扱うシステム にあって、 それらのプロセッサがいくつかの異な

の上立すドレス指定可能メモリ空間からのデ ータをやりとりするステップと;

上記プロセッサと上記メモリとの質に上記 の如く選択的に行われる相互接続をプロセッ ササイクル単位ペースで切り換えるステップ ٤:

を含むことを特徴とするマルチプロセッサシ ステムのオペレーティング方法

3. 発明の詳細な説明

(産業上の利用分野)

この発明はマルチプロセッサシステム(多重級 題システム)に関し、 待に複数個のプロセッサと 多数の異なるメモリアドレス空間とを相互接続す ることが可能なマルチプロセッサンステム及びそ の使用万柱に関する。

(従来の技術)

コンピュータやプロセッサの世界では汲集低力 をより大きくし、 演算速度を高めるととが間断な くれめられており、 このような伏兄においては彼 女 個のプロセッチを扱る合わせて互いに 越列動作

となる。

-394-

特周平3-211656(3)

る命令セットを処理している時であっても1つま たは2つ以上のプロセッサがマルチメモリのすべ てのメモリよう得られるアプレス空間を同時に使 用することができるようなシステムが求められて

さらに、 SINDモードでもBIKDモードでも相互に 切り換えて使用可能とするスイッチを具備した機 成の多重処理システムないしはマルチプロセッサ シスチムが求められている。

後述のこの発明の一黒路例のところに記載され ている面皮処理製匠のような挑戦なシステムにお ける怠大な相互独議の問題を解決する1つの方法 は、 プロセッサ全体をもっくり単一デバイスとし てほぼすることである。 これは概念的には簡単に 遠成することができるように見えるかもしれない が、実際には問題はかなり込み入っている。

まず郊一に、 仮短の効率的な移動ということを **光分の域に入れると共にシリコンテップの貴重な** スペースを節約したアーキテクチャが創出されな ければならない。 そのアーキテクチャは、 いった

ん作り上げると、 異なるアプリケーションが生じ る毎それに合わせて変更、 改変することは容易に はできないので、 非常に高度のブレキシピリティ が確保されるようにしなければならない。 次に、 このようなシステムの処理能力は大きなものにな るから、 チップに対する情報の出し入れにおいて もかなり高いパンド報が必要となる。 それはチョ プ1個に固想し得るリード級致が物理的に限定さ れるためである。

また、 イメージプロセッサのようなパラレルブ ロセッサシステムは、 広節にわたり且つ絶えず変 化する使用基準を満足するに足る充分なシステム の柔軟性を破像しつつ全体をそっくり単一のシリ コンチップ上に形成するような設計が望まれる。

さらに、 SIKDやNINDのような疑々のモードの助 作に容易に適合させ得ると共に、 テップ内外間の 効率的なデータのやりとりにも適合させ得るよう なプロセッサーメモリインターフェースを育する シングルチップ型のパラレルプロセッサを損算す ることが登まれる。

#### (課題を解決するための手段)

この発明によれば、これらの問題は、画を処理 及び図形(グラフィックス)処理を扱う多重処理 システムを設計するに際し、 すべてのプロセッサ **ホとのメモリとでもあらゆる機成により相互接続** してそれらの間でデータをやりとりさせることの できるクロスパスイッチを深出し、 このシステム てれ個のパクレルプロセッサを用値(ただしm> n)のメモリに接続し得るようにしたことにより 解決される。

この発明によれば、 高度の柔吹性、 数組はを持 カシングルチャブ型イメージプロセッサの製作に 付随する特有の問題点が個々のプロセッサと個々 のメモリとの間にマルチリンク・マルチパスクロ スパスイッチを設けるというアーキテクチャによ り架換され、このブーキテクチャが高密度スイッ テの設計と相俟って、 すべてのプロセッサのすべ てのメモリに対するフルアクセスを可能とする。 このクロスパスイッテは、 それぞれ異なる機能に 用いられるださの魚なるリンクを具備して塩皮さ カ、これによってスペースの節粒を図ると共に、 なおかつ高度の使用上のフレキシビリティを確保 し得るようになっている。

この見明の一次歯例においては、 伝送プロセッ サはオンチップ/オフチップのデータのやりとり を制御すべく動作させる一方。 マスタープロセッ ナを共張メモリとのゲータのやりとりを制御する のに使用する。 動作原理としては、 すべてのプロ セッサが摂数値の中のどのメモリにもアクセスす ることができる一方で、 一部のメモリはもっぱら 個々のプロセッサ用の命令を扱うために使用され **ちょうになっている。** 

この発明のマルチプロセッサンステムは、 メモ リソースから供給される命令セットにより各々動 作して1つまたは2つ以上の名々一世のプドレス 指定可能空間を存するアドレス指定可能メモリに 対するデータの入出移動に依拠する多数の異なる プロセスを制御することが可能なり個のプロセス サによって動作し、 且つこのマルチプロセッサは 上記メモリに接座され且つ上記プロセッサに接続

特周平3-211656(4)

されたスイッチマトリクスを行し、 このメイッチ マシリクスをプロセッサナイクル単位ペースで基 択的にかつ同時にイネーブル (動作可能) 化して 上記のいずれたのプロセッサといずれかのメモリ とを相互接続い、 上記メモリとこれに接続された 上記プロセッサとの間で1つまたは2つ以上のブ メレス指定可能メモリ空間からの命令セット及び それ以外のアドレス指定可能メモリ空間からのデ ータをやりとりさせるようになっている.

#### (寒筋例)

この発明の実施例のシステムのオペレーション について説明する前に、まず第5四及び第6回に 示すような従来技術における並列処理システムに ついて放明しておく。

35 5 10 は、 単一のメモリ 55をアクセスするプロ セッサ50~53を異偏したシステムを示す。 四示の システムは一般にシェアドメモリ(共用メモリ) システムと呼ばれるもので、 すべてのバラレルブ ロセッサ50~53が何じメモり55に対してデータを 共用的に出し入れする。

に示すような構成によってシステムが共用メモリ モードでも分数メモリモードでも並列処理動作を 行うことができるようにすることにより上記の能 力を具備したシステムが進成される。 また、 これ らのどのモードにおいても、 SIND中 RIXDのような 各種の処理方式が実行可能である。 以下、 この是 朝を実施例によりさるに詳細に説明する。

### マルチプロセッサとメモリの相互探察

第1日に示すように、 この免明のマルチプロセ <sub>ァ</sub> サンステムはパラレルプロセッサ(並列プロセ ァサ) 100 ~ 103及びマスタープロセッサ12を有 し、 これらのプロセッサはクロスパスイッチと呼 ばれるサイクルレートローカル袋規模のスイッチ マト 9 クス 20を介して一温のメモリ 18に 密続され ている。 以下に明らかにするようにに、 このクロ スパスイッチは、 各特定のオペレーションのため に必要となる都原、 分取メモリ構成と共用メモリ 構成とを色々に組み合わせることができるようか イクル単位ペースで動作してこれら複数個のブロ セッナと複数個のメモリを様々に狙ぶ合わせる。

第8因は従来技術によるもう1つの並列処理シ ステムの例を示し、 このシステムではプロセッサ 50~63に対しメモリ65~68が一対一の阻係で分数 的に必殺されている。 この分散メモリ世のシスチ ムセは、 複数額の各プロセッサが名々のメモリを 並列にアクセスするので、 動作時プロセッサ間の メモリ融合は起こちない。 薄5図及び落6図に示 すようなシステムオペレーションの構成は、 以下 にも説明するように、 ある特定の形態の課題を扱 うのに廻しており、 それぞれそのような特定形器 の課題に合わせて最適化されている。 そして、 徒 来は共用型あるいは分数型のいずれかになるよう にシステムを作るという傾向があった。

これに対し、 最近では処理要求がより複雑化し かつ動作選供の重要度が増すにつれて、 共用メモ すモードで夾行するのが最適のオペレーショ ハ また分散メモリモードで投行するのが乗も良いも のを含めて広範にわたるオペレーションを取り扱 い得る能力がこの種のシステムにとって重要にな ってきた。 この発明に上れば、 海1回及び第2回

また、 一部のプロセッサ群が一部のメモリについ て分散ゼードで動作している時、 これと同時に他 のプロセッサがある特定のメモリを対象に互いに 共用も一ドで動作するということも可能であるが、 これについても以下に説明する。

第2日に示すこの発明のマルチプロセッサシス テムでは、 4 つのバラレルプロセッサ100、[0], 102、103がスイッチマトリクス20を介してメモリ 10に接続されており、 スイッチャトリクス20はて の場合分数パスとして描かれている。 また、 転送 プロセッサ (TP)11及びマスタープロセッサ (MP)12 も クロ スパ スイ ッチ 20を介 して メモリ 10に 模 焼さ れている。 マスタープロセッサ12はパス171 及び 172 を介してそれぞれデータキャッシュメモり!3 及び命令キャッシュメモリはに接続されている。 パラレルプロセッサ100 乃至103 は、 双下に説明 するように、 これらのプロセッサ同士並びにマス タープロセッサ12及び転送プロセッサ11との間で 通信する(信号をやりとりする)ことができるよ う通信パス40を介して相互に接続されている。 転

#### 特問平3-211656(5)

**選プロセッナ!!はパス?!を介して外部メモリ15と** 頭供することができる。

また、第2回において、フレームコントローラ 170 世パス110 を介して転送プロセッサ11と通信 する。 フレームコントローラ170 は、 以下に説明 するように、 西保入出力部または手段を制御する のに用いられる。 面依入力邸としては、 例えば、 ピアオカメラがあり、 出力器は例えばデータディ スプレイである。 脳像入出力は、 その他如何なる 手段でも使用可能であるが、 その方法については 退ってより等しく説明する。

このようにクロスパスイッチ20を分散型にする と通信ポトルネックを軽減するのに役立ち、 シス チム各部間における通信の流れを容易にすること ができる。 このクロスパスイッチはプロセッサ及 びメモリと共に単一チップ上に集改回路化されて おり、これによってもシステムの各業子間の信号 伝送、 適信をさるに改善することができる。

また、 チップ上の回路形成、 保積化は散層にわ たって行むれるので、 スイッチマトリクスの衆子

は異なるメモリザータバンクからのテータを処理 する。 この先明のマルチプロセッサシステムが動 作可能なモードはこれらの2つの動作モード以外 にも沢山あり、 汲って明らかとなるように、 この システムは必要に応じて周期的に動作モードを切 り換えて異なる命令ストリームの異なるアルゴリ ズムを処理することも容易である。

第1因に戻って、 マスタープロセッサ12はクロ スパスイッチ20を介してメモリ 10に接続されてい る。 やはりクロスパスイッチ20に扱味された転送 プロセッサ !]はパス 21を介して外部メモリ 15に扱 疵されている。 また、メモリ 10にはいくつかの独 立メモリ及び後述する加くプロセッサ相互接続バ ス(通信パス)40との関連において用いられるパ ラメータメモリが設けられている。 第2回にはべ ラメータメモリは1つしか示していないが、 実感 にはこれは各プロセッサ毎に1つずつ複数個のRA #(ランダムアクセスメモリ) で構成してもよく、 もうすることによって道信、 信号伝送の効率をよ りあめることができる共に、 抜数個のプロセッサ

も相略なるいくつかの目に分かれる場合があると いうことも重要である。 クロスパスイッチを図示 する場合、 栽樹の娘によってマトリクス状に描か れるが、 実際はこれらの様は互いに空間的に隔て られて全部同一方向に配数されているに過ぎない こともある。 従って、 スイッチマトリクスのリン クについて言う場合。 緩和及び機線という用語は 互換的に使用可能でおり、 同じ平面あるいは異な る平面内で互いに変闘的に隔てられた線を指すも のとする。

ところで、 この発明のマルナプロセッサシステ ムは多種類のモードで動作することができ、 その 1つは単一の命令ストリームが2つ以上のパラレ ルプロセッサに供給され 各プロセッサは同じょ モリまたは異なるメモリにアクセスしてデータに 対する処理を実行することができる単一命令多量 データ(SIKA)モードである。 もう1つは多重命令 多式データ(M) ND)モードであり、 このモードでは 複数のプロセッサが通常異なるメモリから供給さ れる複数の命令に従って動作し、 向じメモリまた

がこれらのBAN に対して国時に通信することが可 能となる。

第4回は第1回及び第2回をより詳細に示する ので、 図示のように、 4つのパラレルプロセッサ 100 ~ 103は通信パス40により相互に接続される と共にクロスパスイッチヤトリクス20によってメ モリ10にも披疎されている。 じのクロスパスイッ チの各叉点は左下角の0-0 を配点とする座域によ り称呼きれる。 この場合、 最初の数字は疑列の母 与(横羅禄)を表す。 従って、左下角の又点が0。 0 であるから、同じ最下行のそのすぐ右翼の叉点 は1-8 となる。 假えば叉点1-5 等、 各叉点は後出 の第19間に詳細に示すような構成を有する。 第4 図において、 パラレルプロセッサ103 年の各パラ レルプロセッサはグローバルテータ膜疑怒(C), ローカルデータ 接続部(i) 及び命令接続部(1) も 有する。これらの接接部はそれぞれ異なる目的に 用いられるが、 これについては以下に詳和に設明 する。 脳単には、 例えばグローバル接続部はプロ セッサ100 セメモリ10の中のどのメモリにても控

#### 特問平3-211656(6)

統可能とするためのもので、 それらのメモリから タータを取り込む中に用いることができる。

これらの各ペラレルプロセッサのローカルメモ リポートは、 それぞれ、 各プロセッチの対向位置 にある雄方同または粒列スイッチマトリクスリン クに対応するメモリのみをアドレス指定すること ができる。 即ち、 パテレルプロセッサ183 の場合 は、 クロスパスイッチマトリクス20の綴りンク0. 1 及び2 を使ってメモリ10-18、10-15及び 10-14 をアクセスし、 MIKDモードにおけるデータ 転送を 行うことができる。 さらに、 NINDモードの時、 メ モリ10-13 はプロセッチ103 に命令ストリームを 供給する。 追って説明するようにSIRDモードにな いてはプロセッサ用の命令はすべてメモリ 10-1よ り供給される。 そのため、命令メモリ10-13 はデ - 夕用として使用可能である。 その場合、 クロス バスイッチマトリクス 20は迸りンク 4 を介してロ -- カルメモリポートよりアクセスすることができ るよう構成し近すが、 そのやり方については改造 する.

ために異出されたものである。 上記パッファはこ れにより分割される複数個の部分を後述の如く必 異に広じてしつに袋洗し、プロセッサ間でのデー タの共通伝送を可能にする。 この構成に上れば、 メモリ10-0, 10-2, 10-3及び10-4からのデータを をパラレルプロセャサ100 一 103のどれにでも伝 `洪することができる。

マルチプロセッサシステムがXINDモードで動作 している時は、 パラレルプロセッサの命令ポート 例えばプロセッサ103 の命令ポートは又点 4-7を 介して命令メモリ10-13 に接続される。 このモー ドでは、父点4-2, 4-3, 4-4, 4-5及び4-6 は4-1 共々ディスエーブル(動作不能)化される。 また NINDモードにおいて叉点4-0 は動的作動性の叉点 であり、 これによって転送プロセッサも必要に応 じて命令メモリ i Q・13 にアクセスすることができ る。 これと同じ手歩の動作が又点 9-7(プロセッ サ 102) 及び又点 14-7 (プロセッサ 101) について も可能である。

このマルチプロセッサシステムがSINDモードで

第4回に乗すように、 パラレルプロセッサ 100 ~101 は名々色々なメモリにアクセスすることが できるよう特征のグローバルバスと特定のロース ルパスを有している。 四ち、 パラレルプロセック 108 はクロスパスイッチマトリクス20の貸りンク 2 よりなるグローパルパスを行し、 パラレルプロ セッサ101 はスイッチマトリクス 20の役りンク3 よりなるグローパルスパスを有する。 生た。 パラ レルプロセッチ102 及び103 はそれぞれスイッチ マトリクス20の役リンク4及び5よりなるグロー パルパスを育する。

各パラレルプロセッサに投掘されたローカルパ スは金郎でスイッチマトリクス 20の 模りンク 6 を 共用する。 ただし、 この袋リンク8 は、 図示の如 く、 3つのスリーステートバッファ404, 405及び 408 により4つの部分に分けられている。 これに よって按りンクをは名プロセッサの名ローカル入 力部が異なるメモリをアクセスすることができる よう効果的に分取される。 この機成はシリコンチ ップ上のレイアウト面積をより効率的に利用する

動作中は、 又点 4-7 はイナクティブ(非動作)状 型であるが、 又点 4-2 ~ 4-8は アクティブ (助作 状型)化可能であり、 これによってメモサ 10-13 のデータはクロスパスイッチマトリクス20の綴り ンク4を介して全部のパラレルプロセッサ100 ー 103 が利用可能になる。 同時に、 SUBS - ドでは、 バッファ101、102、及び 102がアクティブ化され、 これによって命令メモリ10-1は、 プロセッサ 108 ~ 103の全部が各々の命令入力ポートを介してア クセスすることができる。 倒えば、 パッファ 401 がアクティブ化され、 パッファ402 及び403 はイ ナクティブであるとすると、プロセッサ100 及び 101 は命令メモリ10-1を共用してSIMDモードで助 作することができる一方、 プロセッサ102 及び16 3 はこれとは独立にメモリ10-13 及び10-3の命令 を MINDモードで 冤行する。

又点18-0, 13-0, 8-0 及び3-0 世転送ブロセッ サロもいずれかの パラレルプロセッサの命令入力 ポートに接続可能とするためのもので、 この技術 は例えばキャッショミスが生じたような場合に転

#### 持閉平3-211656(ア)

孟プロセッサがこれらのパラレルプロセッサにア クセスすることができるようにする等。 いろいろ な自的に利用可能である。

お7回はメモリ 55及び 55Å に関しては共用モー F (新出、 郊5図) で助作し、メモリ85~88に図 しては分散モード(前出、 ボ8回)で助作するパ ラレルプロセッサ 188 ~ 103のオペレーションの 株成粧金を示す。 図示のようなパラレルプロセッ + のフレキシブルな接続機成を達成する具体的方 性を以下に説明するが、 これは以下の説明からも 明らかなように、 准数個のリンクを具備したクロ スパスイュチマトリクス20の動作に共づくもので あって、 このスイッチマトリクスはそれらのリン クが叉点で個々に作動して所望の様々な接続構成 をもたらすようになっている。

クロスパスイッチの動作説明に入る前に落る図 に示すようなもう1つのシステム構成について考 死しておく万が良いと考えられる。 図示の構成に あっては、バス34を各々第1回及び第2回で説明 したような様成を有する一面のプロセッサ30~32 と根柢された状態に延定することができる。 図示 の外部メモリ35は、第1四、第2回のメモリ19と 同様単一メモリよりなる。 もちろん、この外路メ ゼリはシステムに対しローカル配設されたもの及 びりモート記録されたものを含め、 一連の複数個 の個別メモリで様成してもよい。 第3図の構成は、 何度望ものプロセッサをそれらのすべてのプロセ , サが統合されたアドレス選定能力を育する単一 のグローバルノモリ空間にアクセスするものとし て本願におけるイメージシステムプロセッサ〔( ISP )〕と共に1つに統合するのに用いることが できる。 また、この構成は、すべてのパラレルブ ロセッサが各々独自のオペレーションを実行して いる間に信分をやりとりし合うことができ且つ秩 序を保つことができるようにパス84を介してメモ リアクセスする統合コンチンション型構成とする こともできる。 ホストプロセッサ33は役款のプロ セッサ 30-- 32の間の 競合銃 建という間 畑の一郎を 受持って、 バス34上のアータフローの秩序を確保 するよう姓能する。

#### 西保处理

適度処理では、 ある画像に対して実行可能ない くつかのシベルのオベレーションがある。 これら のレベルは、 単にデータをその内容を無解するこ となく伝達して基本オペレーションを実行するだ けのレベルを最下位レベルとするいくつかの異な るレベルよりなると考えることができる。 この走 下位レベルのオペレーションは例えば画像から英 質な斑点を除去する動作等であり、 これより少し 上のレベルは例えばデータのある部分が円を立す ということを認識するものの、 その円が入間の頭 の一部分であるということを充分に理解すること はできないというようなレベルである。 画像処理 におけるもう1つ上のレベルのオペレーションと しては、例えば、色々な円やその他の形が人間の 風のイメージあるいはその他のイメージを形成す るということを理解して画像を処理すると共に、 そのような優望を持足な形で利用するあのオペン

四位処理におけるこれらの各レベルのオペレー

ションはプロセッサをある特定のモードで動作さ せることにより最も効率的に異行される。 従って 再配全体を理解しようとせずにセーカル的にまと められたデータに対してオペレーションを客行す る時は、通常、全部または一群のプロセッサが単 一命令と多重データソースからのデータにより動 作する5189モードを用いる方がより効果的である。 これに対して、全体関係を理解するためにそのい ろいろな特徴からピクセル(厨室)グータが要求 されるようなより高いレベルのオペレーションは、 各プロセッサがそれぞれ個別の命令によって動作 するAINDモードで変行するのが最も効率的である。 ことで重要なのは、 システムがSINDモードで動 作している時、 全ピクセルイメージを単一命令ス トリームにより色々なプロセッサを通して処理す ることができるということである。 そのオペレシ ョンは、 例えば、 画象金体をクリーニングする処 理の場合や、 歳々なコーナー (角部) や段部を序 き立たせるために西京教調する処理の場合等であ る。 そして、 ナベての画盘データは SIMDモードで

#### 特冊平3-211656(8)

プロセッサを通過するが、 各時点において画像の 確々見なる部分からのゲークを異なる目的に合わ せて異なるやり方で同時に処理することは不可能 である。 SINDオペレーションの一般的特徴は、 ど の思问にないても処理中のゲーク量は画像全体に 対して出収的少量であるということである。 忍次 後の段階ではより多くのデータが同じやり方で処 類 される。

これと異なり、 KINDャードでは画像の色々な部 分からのゲータが一部は異なるアルゴリズムを用 いて同時に処理される。 このモードのオペレーシ 。ン構成では、 所望の結果を得るのに異なるデー タに対して異なる命令が同時に実行される。 その |簡単な例としては、例えば、多くの異なるSIRDで ルゴリズム (クリーン (クリーニング)、 エンハ ンス(弦舞)、エキストラクト(娘出))等のよ うなアルゴリズム) が同時に処理される場合、 お ろいは多くの遊なるプロセッナでパイプライン処 現される場合帯が考えられる。 NiNDのもう1 つの 例としては、一致の該算機能あるいは論理機能を 用いっつも同じデータフローについていくつかの アルゴリズムを実行する場合等を挙げることがで

第8個及び第8回はそれぞれ従来往朔によるSI ND及びNIND構成のプロセッサを各々のメモリと共 に示している。 図示の構成は画象処理に好都合な SIND/MIMB のトポロジー(接接形態)である。 こ のシステムのオペレーションモードについては迫 って第59因乃至84因を参照しつつより詳しく説明 する。 概して言うと、 第8回のデータパス80は第 B B M の データパス B O 1 O 、 B O 2 O 、 B O 3 O 及び 6 0 4 0 に 相 当し、 乗り図のプロセッサ90は第59図のプロセッ サ5901、5911、5921、5931に相当する。 これらの アータバス用のコントローラ (第60回の6002) は **ある因では省略されている。** 

#### SIND/WIND 構成変更可能型システム

第10回はこの発明のSIND/HIND 構成変更可能型 (構成可変型)システムのトポロジーを示し、 図 示のシスケムでは、 すべてサイクル単位ベースで、 複数個のバラレルプロセッサをクロスバスイッチ

マトリクス(ローカル及びグローバル相互接疑網) 20を介して一連のメモリ10に接続することができ ると共に、 転送プロセッサ川を介して外部メモリ 15に登続することができる。

この場合、 NINDトポロジーでオペレーションを 実行する既の問題の 1 つは、 実際のデータフロー ガシリアルベースで行われるかトポロジー的によ ミュレートされるSIKDモードに比べて高いパンド 幅を必要とする場合があるということである。 こ の点、SINDモートでは、データは一股に1つのブ ロセッサから次のプロセッサへといくつものプロ セッサを巫次通って流れる。 このことは有利な筋 もおるが、質難でもおる。 これが問題となるのは、 処態のある点に別途するためには頤虚のデータを すべて処理しなければならないという点において てあるが、 SINDモードではこの処理はシリアル的 に行われる。 しかしながら、 NINDモードでは、 共 甩ょもりはゲータが到着する症にシリアルベース でしか ナクセス できない SIMDの オペレーションに 対して、 個々のメモリのゲータはサイクル中いつ

でも取り込むるとができるので、 上兄の問題は解 拍される。

しかしながら、 MINDモードは、 プロセッサ間道 信(IPC )を行うことを摂取される場合にはオペ レーション上のボトルネックがある。 と言うのは、 この場合、 1つのプロセッサがアータをメモリに 書き込んだ後に他のプロセッサがそのことを認識 してそのメモリにアクセスするようにしなければ なるないからである。 この動作にはかなりのサイ クルタイムが必要なこともあるため、 大量のピク セルテータを使う大きな画像は相当長い処理時間 が延来され得る。 これは大きな難点である。 上に も述べたように、 第10回の構成によれば、 これら の問題は解消される。 それは、 クロスパスイッチ は必要に応じてサイクル単位ペースで複数個のブ ロセッサをまとめて相互扱統して、 ある两同単一 命令により動作させるか、 または第1のメモリに 記憶されているデータが、 他のプロセッサが1サ イクルあるいは一定期間これと同じメモリに接接 されている間、 その詳1のメモリに保持されるよ

#### 特開平3-211656(9)

T-833 P.037

う、 これらのプロセッサをそれぞれ独立に動作さ せるように相互接触することができるからである。 娶するに、 従来技術では、 アータを多数のプロセ **ッナにァクセスさせるにはモのゲータをメモリか** ちょせりへ移動させなければならないことがあっ たが、 この発明のシステムでは、 ゲータは一貫し てメモリ内に保持しつつメモリに対する抵抗構取 は必要に応じて切り換えることができる. これに よれば、プロセッサとメモリのオペレーションに 当ける完全なフレキシビリティを職保し得ると同 時に、 データ転送リソースの最適活用が可能であ

ここで、 放々のSIND及びNINOモードにおけるデ ータ処理の具体例を第12回及び第13回を参照しつ つ説明する。 第12因には一連のピクセル(画案) O - n を有する画像 125 が示されている。 巫妖の 西梁は1行にピクセルが4つしかないように短か れているが、 これは例示説明のためであって、 道 **常は画色は例えば1000行からなり、 各行には1000** 個ものピクセルがある。 また、 密豆の行款及び各

送され、 そこからプロセッサ 122 へ、 さらにプロ セッサ123 へ転送される。 そして、この各転送動 作毎に折しいアータがエントリーされるというよ うな動作が行われる。 この手法を用いると、プロ セッサ120 ー 123はそれぞれダータに対して何ら かの処理を行う機会を与えられると共に、 それら のデータに対して以前に行われた処理を観察する 健立を与えるれる。 このような動作が一巡すると、 ゲータはメモリに戻される。 このサイクル動作は、 画位の部分集合の全ビクセルまたは画像中の金ピ クセルをシステムを選して忍次処理するよう反復 実行することができる。 この種のオペレーション はSIKDセードで変行するのが最も良い。

第13図には、これとは対照的なNinDモードのデ **=タフローが図示されている。 図示のようなシス** テムでは、ピクセル0~3とピクセル250 ~ 500 をある特定の手法で処態する一方、 他の函像領域 (例えば頑頓3で示す面像の一定領域)のピクセ ルは別のやり方で処理することが望ましいと考え **られる。 そこで、 例えばプロセッナ120 がピクセ**  行中のピクセル数は各時点毎に変化し得るが、こ こでは、1行は4ピクセルよりなるものと仮足し て説明する。 メモリ124 内におけるこれらのピク セルを立す1つの万生は、 上から下に向けてピク セルル ピクセルル ・・・、 ピクセルs と記され たメモリ124 の各アドレス指足可能空間にそれぞ れこれらのピクセルが入っているものとみなすや り方である。 以下に述べるように、 このメモリは 単一のメモリでも一連の模数個のメモリで構成さ れたものであってもよいということはもちろんで ある。 複数個のメモリを用いる場合は、 データを 各行毎に異なるメモリに範囲するような構成とす スととも可能である。

ここで、 全部のピクセルまたはピクセルの何ら かのサブグループについてのデータに関し、 その データをすべて同じ命令により処理してからメモ りに戻すようなオペレーションを行なおうという 場合について考える。この場合、 例えばメモリ12 4 のピクセル0 の空間からのゲータはプロセッサ 120 にロードされ、プロセッサ120 から121 へ転

**ルロ~3及びピクセル250 ~ 500を処理し、他方** プロセッサ 121 はピクセル 50~75及びピクセル - 2000~3000を処理するような構成とすることがで きる。 このようたして、 異なるアルゴリズムを用 い、 あるいはアータ内容によりプログラムフロー を変えつつ同じアがゴリズムを用いて画像の各版 域を処理することができる。 これらのピクセルは すべて並列に処理され、 種々の兄は場所に記憶さ れる。 このようなオペレーションは、データをブ ロセッサ121 からプロセッサ120 へ移動させなけ ればならないような場合以外は、 MINDモードの方 がSIKDモードよりも西辺に行うことができる。 ゲ ータを移動させる場合は、 メモリパンク内でデー タ移動を行わなければならないと考えられる。 こ のようなプロセッサ間ダータ移動は、 例えば、 お る領領からの処理されたアータが他の領域からの ゲータをどのようにして処理するかを決定する上 たざいて重要である場合。 あるいは顔像全体が安 するのを正確に決定するために重要である場合等 た必要となり得る。 鼻をつかんで取の形を決定す

特備平3-211656 (10)

ることは困難であるが、 これと金く同様に、 他の色々な部分のピクセルゲータにアクセスすることなく して回答から有意な情報を得ることは非常に 歴史である。

次に、第14回には、この発明を用いたシステム の根底が描かれている。 図示のシステムにあって は、 クロスパスイッチマトリクス 20はサイクル単 位ペースで、プロセッサ100~103がメモリ10の個 々のメモリ索子M 1 ~ M 4 をアクセスできるよう にする。 第14回の構成では、 SINDモードに関連し て第12回により説明したオペレーションが可能で、 メモリ君子M1~M4のゲータは助かさずに、ブ ロセッサとの接続構成を切り換えるようなオペレ ーションが異符される。 このブロセスは、 プロセ ッサがある質問に実際に使用するより多くのメモ リ君子を用いることにより流れの連続性が改善さ れている。 このように、 テータはこれらの「エキ ストラ」メモリ 架子から入出力できるので、 これ らエキストラメモリ架子はシステムのオペレーシ 。ンの次れの中に狙み入れてサイクル動作させる ことができる。 このような構成にあって、 データ 入力用メモリ 紫子及びデータ出力用メモリ 紫子 はい サイクル単位ペース で 異 なる メモ リ 変子 及び データ 入力 吊メモリ 紫子 を 介して 切 り は 大い。 このように、 この代わりにブロセッサの 妖統 様成が 遅次 切り 換えられる。

次に、 第 15 図には、 プロセッサ 100~103をクロスパスイッチ 20を介して複数 図のメモリ に接続するようにした A 1 5 Dをードの様 成が示されている。 このシステムでは、 遠常、 図示のよう な 接続 3 公 数 サイクル 特 挺 する ため、 各 ブロセッサは 各 メモリ に ある 期間に 亘って 接続される ことに なる。 その必要が ないのであれば、 それは 最も 真型的 な MINDモード の オペレーションの 場合で あろう。 いずれかのプロセッサまたは プロセッサ 評が 第 15 図の NINOモードで動作する 場合、 クロスパスイッチ 20は、 あるメモリ 舞子からのテークを 返ちた他の

どのプロセッサでも使用することができるように して、 そのデータをこれら他のプロセッサに 獨屈 させるか、 あるいは 1 回ベースで処理することが できるようにサイクル単位ベースで動作可能であ

#### 接続構成可要式プロセッサ問題信

を行うことができる。 この機成変更は特定のシスナムオペレーションモードを得るべく内部的に行うこともできれば、 ある期間中はどのメモリにてクセスすべきではないということに関する命令の形であってもよい。

メモリアクセスの問題(コンテンク・ン)は、 プロセッサは他のプロセッサがあるメモリを長期 間使用している時そのメモリをアクセスしようと して多大の時間を放棄してしまうことがあるので、 非常に置張である。 システムの効率的オペレーシ 。 ンは通信リンクを介してのプロセッサ間結合な しては速成が低めて困難である。

プロセッサ間でやりとりされるもう1 つの形態のメッセージはぞれらのブロセッサの同期に M するものである。 これらのメッセーツ及び同期を確保するための詳細なやり方については以下に説明する。 前出の第2回は、 位数個のブロセッサがサイクル単位ベースで同期、 メモリ及びクロスバスイッチのブロケーションを鎖型すべくそれらのブ

特開平3-211656 (11)

T-833 P.039

ロセッサ間で割込みまたはポーリングを行うため に相互接続されるシステムの全体構成をしめず。 メモリのより効率的な活用に役立つのほクロス パスイッチの外部で機能する通信リンクである。 オペレーションモード間、 残えばSINDとNINDモー Fの間の切り換えを行うのに必要なサイクル散は それ以外に死行しなければならない他のオペレー ションの量によって決まる。 これらの色のオペレ ーションとは、例えば、いくつかの命令メモリド コードをロードしたり、 データを造統のオペレー ションのためにゲータメモリにロードする等のオ ベレーションである。 外耶通信 オンクは、 ある特 足のプロセッサがどのメモリをアクセスする可能 性があるかを延定すると共に、 すべてのプロセッ サにそれらのプロセッサのメモリアクセスの可否 を知らせて、 アクセスが拒絶されているのにそれ らのプロマッサが並んでアクセス行復するような るとが起こらないようにすることによって上記の メモリの効率的活用を支援することができる。

プロセッサ間の命令のやりとりは割込みにより

またメーリングによって行うことができる。 割込 みは、テータを共用メモリ内の特定のメッセージ 記憶場所に任向けるフラグを付して送出する周知 の制込み構成のいずれかによって行うこともでき れば、 ブロセッサ内部でポインタベースで直接処 理するようにしてもよい。 どのプロセッサがどの メモリにアクセスできるかをサイクル単位ペース で確定する能力は、 シスチュが、 アータを特定メ せり内に終始保持しつつ、 そのデータにエクセス できるプロセッチを次々に切り換えるやり方によ り KIKDモードで動作し得る能力を確保する上にお いて食感である。 この構成を用いるならば、 メモ りがプロセッサに対して固定された関係にある場 合にゲータをメモリからメモリへ移動させるのに 必要な時間サイクル敷を顕著に減らすことができ る。 上足の途信りンクにはマスタープロセッサが 含まれている。

#### <u>長 送 ブ ロ セ ヮ サ</u>

第1回及び第2回並びに第57回に示す伝送プロ セッサルは外部メモリと複数個の内部メモリの間

でデータを転送する。 転送プロセッサ川は、パラ レルプロセッサのいずれかもたはマスタープロセ ッナが転送プロセッサ11に特定のピクセルまたは ピクセル詳あるいはデータ即に関するテータを供 始するよう要求することができ、 尽つこれに対し て転送プロセッサリが必要なデータをそれ以上の プロセッサ介入命令なしに外那メモリと内部メモ りの間で転送することができるようだ。 パケット 要求に応じて動作するよう設計されている。 その ため、 転送プロセッナIIは自体的に動作すること ができ、且つどのプロセッサによる監視をも受け ることなくシスチュの内外にデータを転送するこ とができる。 転送プロセッサIIはクロスパスイッ チャトリクス20を介してすべてのメモリに投資さ れて、これらのメモリへのアクセスにおいて様々 なりンクと競合するようになっている。 いずれか 特定のリンクについては、 転送プロセッサ11に承 も 低い 優先順位を割当て、 メモリへの アクセスを 他のブロセッチがそのメモリをアクセスしていな い時に行うようにしてもよい。 転送グロセッサル

により転送されるテータはピクセルを処理するた めのデータのみならず、 システムを制御するため の命令ストリームも転送される。 これらの命令ス トリームはクロスパスイッチ20を介して命令メモ タルゥードされる。 この転送プロセッサ 11は、テ ータ転送という目的を選成するためにハードウェ アとソフトゥェアを超合せた裸成を用いることも

#### <u>マスタープロセッサ</u>

マスタープロセッサ(第28図参照)は、 転送 プロセッサの鉛鋼や色々なプロセッサの間のイン タラクションを含め、 システム全体のスケジュー リング及び制御を行うために用いられる。 マスタ ープロセッサはクロスパスイッチを介してすべて のメモリに接続可能であり、 またチャンネル上の 他のプロセッサとも相互接続される。 マスターブ ロセッサはピクセル情報およびその情報を取得す る目的によってデータの望を制御すると共に転送 プロセッサがデータを取得する手法を誘奮する。 従って、西色の各種はは、走盃の目的によって其

狩閒平3-211656(12)

なるモードにより走发することができる。 この助作はバラレルプロセッチと連携して動作するマスタープロセッサは、 やはりオペレーションの目的により、 単独であるいはマスタープロセッサと共同で各々 転送プロセッサを創御するようにしてもよい。

クロスパスイッチに対するメモリのコンチンシッとは、 パラレルプロセッサには比較的高い優先権を与え、マスターブロセッサには比較的低い優先を権を与えると共に、 転送プロセッサの特定リンク上の特定メモリに対する優先権は3番目かあるいは最下位となるよう構成することができる。

画像処理システムで実行されると思われる典型的なオペレーションあるいはアルゴリズムの例が第11回にリストしてある。 中でもより典型的なオペレーションは光学的文字思想、 目標認識あるいは運動認識であろう。 これらの各まペレーションにおいては、 各々に付回する画像処理動作は、 実行されるオペレーションの型により制得されることになる。

画像から出発してオペレーション形置のより高い所で処理が行われる画像処理の一例を裏11回により説明すると、画像はまずイメーツエンハンスメント(画像装置)のボックス 1111 に受け入れられる。 情况によっては、 ボックス 1112 及び 1112 による画像の圧縮または圧縮解除が必要になる。
次に、 画像はエッジ抽出 1103、 ラインリンケージ(排結合) 1107、 角または 原系の 認識1165、 ヒストグラム 1110、 抜針学的性質 1108及 びセグメンチ

ルゴリズムである。 いったんこれらの幾何学的形状の特徴が見出されたならば、 次にボックス 1106のグルーピング及びラベリングというプロセスを用いて内、 短形というような物体の大まかな分類を行うことができる。

ポックス 1188 (配計学的性質) では上記のヒストグラムより適切な統計学的性質が抽出される。 モの上方のセグメンテーションのポックス 1108 は

特開平3-211656(13)

挺計学的情報を用いて様々の物体をセグメント化 する。 例えば、 いくつかに切り離された物体は極 ぬて容易にセグメント化することができる。 次に、 グルーピング及びラベリングのポックス1104に進 むと、 画魚を構成する異なる物体の像に各々特定 のラベルが付きれ、 登別が行われる。 この処理で 典型的なアルゴリズムは符合子コンポーネントの アルゴリズムである。 ここでもある種の幾何学的 特徴、特に物体の周囲を分析することができる。 また、他の形状記述子、オイラー数、及び芸面の 特徴に関する記述が得られ、その後のマッチング オペレーションで用いられる。 ポックス1102のマ ッチングオペレーションのレベルでは、 チンプレ ートまたはライブラリとして記憶された頭似の情 軽がアクセスされ、下位レベルより抽出されたア ータと対比される。 これは幾何学的特徴、 表面の 記述でも、 光学的プローの情報でもよい。 この対 比によりいったん一致の結果になると、 それらの 一致情報に統計学的に重るが付けられて、 ボック ス lioiに示すように、 おる物体が無別されたとい う 種屋が与えられる。 このように 物体の 難刻が行われると、 立体映像 や立体映画 のような 用途分野において、 この世の三次元表示が可能と なり、 変示されたものが何の物体で、 金示された世界の どこに置かれているかをはっきり、不可面面は 第10 区の右側に図示されているような グラフィックス ( 図形) のパイプライン 処理を用いて再処理する ことができる。

まず最初のがマクス 1111の幾何学 ででんて、の 後間 の 表現情 暇が 誤別 (同定) される。 を の 簡 限 は 低 世 を 示 す 3 つの 無 塞 英 何 で 就 は 位 世 を の よ って を か な な な で が は な の で 要 な か の で 知 な な の で で 取 が り で で な な い い か の で で な な い い か か の で な な い い か か の は な と に な る。 の の れ な は と に な る。 の ま な が め 出 は な る の に の が え ば 、 で え な か か が れ は と に な る。 の ま な が れ な さ と に な る。 の ま な が の せ な か の せ な な の で が れ な さ と に な る。 の ま な か か が パ イ ス と し で 用 い ら れ る コ ン ツ ム ナ ク の 前 で の 手 振 り は こ の 方 法 を 用 い 、 ボ ッ ク ス

1116の3次元変換の機能が異符されることになる。 この機能は、 3 次元を設ポックス1118により 3 次 元座復を平行移動、 スケーリング (拡大超小) あ るいは回転させることにより入力を折しい座標系 に変換するものである。 物体は、 色の物体によっ て問題される場合もある。 例えば、 再度手を例に 取ると、 指の一部が他の指によって閉塞されてし まう場合があるが、 このシステムのオペレーショ ンではピグビリティのポックス 1117を用いて見え ないはずの部分は無視するようになっている。 モ の下刀の陰影付立体のポックス1118では、 グレー スケールまたはピクセル情報を発生してスムーズ な陰影を有する立体画象得るためのプロセスが異 行される。 これにより得られる面像は、 クリッピ ング処理(ボックス1120)に到るまでに他のルー トを介して処理した場合に比べてよりりァルで本 物もっくりに映る。 ポックス1120のクリッピング では、本来、生成中の画面の視野外に来る事物を クリップして除去する処理が行われる。

コンピュータの出力面囲あるいはレーザブリン

いったんキャラクタが窓環されたがあるいは逐動が窓場されたならば、出力を2端コードその他により得ることができ、その出力を用いて出力が一つのボックス!122により同じ脳袋の以後の処理をこの脳袋処理システムと共に使用するパラレルブロセッサとマスタープロセッサのオペレーション及び組合せによって説如することができる。

特開平3-211656 (14)

一般には、 第11回の破録1160の下側のボックス のオペレーションはSINOモードで実行する方が効 平的であり、 私大な量の処理を必要とする。 これ うは並列処理オペレーションにより異行される。 破罪[100の上側のオペレーションは比较的処理的 力が小さくてもよく、 またパンド幅により制約さ れる皮合も小さい。 従って、 これうのオペレーシ ョンは単一のプロセッサで実行される。 また、 こ れうのオペレーションに関しては、 この図表で胎 屑が上がるにつれてKINDオペレーションによる方 が望ましそうであるということも住目される。 こ のように5IMDオペレーションとWikDオペレーショ ンの守備顧屈は重なり合い、 両方のオペレーショ ンモードが必要なこともしばしばある。

このマルチプロセッサシステムでは2種類のブ ロセッサが必要であるが、 その主な理由は異なる レベルの処理が必要なためである。 マスターブロ セッナが男行するようなハイレベルの処理は、 高 双度を確保するため浮動小数点返弃手法を用いる ことが重ましい。 高精度浮動小数点プロセッサは

れている。 ローレベルの画像処態では疑視の大半 は2次元プレイで記述し得るが、 これよりハイレ ペルになると、 情報は多次元盛績のリストとして 記述される。 これらの2種類のデータ表現の取扱 いには異なる処理構収が歴求されるが、 このこと もこのシステムで互いに構成の異なるマスタープ ロセッサ及びパラレルプロセッサを採用したもう 1つの理由である。

この実施例のマスタープロセッサはどちらかと いうと主に汎用計算用と考えられているBisc(歴 定命令セット計算機)型のプロセッサに類似の特 世を有するが、 パラレルプロセッサは波算用の特 殊プロセッサとして用いられれ傾向にあるティジ タルシグナルプロセッサ(DSP )により類似して いる。 従って、 このマルナプロセッサンステムは 西保処理システムに必要なタイプの情報処理用と して表選化することができる一方。 ななかつデー タに対し上記の両方のプロセッサを用いるととに より高度の処理能力と全体的なブレキシビリティ を確保することができる。

より大きな実品独空間を必要とし、 非浮動小歌点 型プロセッサから動作させようとすると涙戸が丑 くなる。 従って、 全部同じ猛烈のプロセッサ(尽 動小数点型)を用いると、所与のチップ上に形成 し得るプロセッサの数は少なくなり、 その絃楽パ ンド組の問題が大きくなり且つシステムの動作が 盗くなるということになる。 他方、 ローレベル処 理用のプロセッサは浮動小数点疾事が不妥で、 高 速化、 小型化が可能なため、 所与のチップ上によ り多くのプロセッサを形成することができる。 こ のような情死にあって、 この発明のクロスバスイ ッチを利用したパス構成に上れば、 必要に感じて 数種類のプロセッサを用いることが可能となり、 とれるのプロセッサを必要に応じてシステムに切 り換え抵抗して各まペレーションの様々な部分を 異行させることができる。

マスタープロセッサは主として課報リストやデ ィスプレイリストのようなリストによって動作す るよう設計されており、 これにたいしてバグレル プロセッサはアレイによって勁作するよう企図さ

共同護護になる米国特許頭(,577,282 号及び第 4,713,748 号或びにやはり共同国政になる米国符 許出版一連番号第 8 25 . 4 1 7 号 ( 1887年 3 月 19日出 飯)には、 テキサスインスツルメントTK5 328 型 DSP プロセッサが開示されている。 その発用な背 景については、 テキサスインスツルメント社塾行 の刊行物「第2世代のTAS 328 ユーザーズガイド」 及び「第3世代のTRS 320 ユーザーズガイト」に 鼠示がなされている。 上記の特許、特許出願並び に刊行物は本願中に引用がなされている。

第17回は前出の第1回及び第2回により説明し たような國象処理システムにおけるメモリのレイ アゥトの一例を示している。 関示の符定のメモリ サイズは特定のプロジェクトのために保用された もので、 この強明においてはメモリ及びメモリ及 びメモリ容量についてどのような構成でも用いる ことができるということはもちろんである。 メモ り 10のパラメータ形はメモリ10内に祖み込むこと もできるし、 その方が望ましい場合はスタンドア

特開平3-211656(15)

ロン型メモリとしてもよい。 一定条件下では、 個 のパラメータメモリはプロセッサの遺信気件次第 でおせしも疑けなくともよい

#### 252121 7 f

第18区は、 クロスパスイッチャトリクス20の使 先化回路群の図で、 クロスパスイッチマトリクス 20の各綴リンク(経列系統)は各特定又点内の便 先化回路にラクンドロビン方式(巫回優先順位指 定方式)により便設されている。 各権列系統中、 投リンク(技行系統)の転送プロセッサに割り当 てられた最下行に成する叉点は優先化回路群の配 望には含まれていない。 これは、 同一能列系統中 の最下行以外のどの機符系統も選択されていない 時に伝送プロセッサがその提列系統に対応するメ モリにアクセスすることができるようにするため である。 この優先化回路群の動作及び歌下行の叉 点の動作については、 以下に第19回及び20回を参 風しつつ詳細に説明する。

羽18図は、また、パグレルプロセッサの角令入 カポート!に対応する疑例系統の特殊な情况をも

て又点1-5 に接続されている) の一里の5ビット 値と比較する。 上記パス 1930 上の値はアドレス 空間内のメモリの記憶場所を示す。 上端の比較は 各ピットを個別に比較する2入力跡他 MORゲート 1320~1924により行われる。 これらちつのゲート の出力は B 入力 NARDゲート 1910の 5 つの入力に供 始される。このゲート istigの 6 を目の入力は、メ モリ要求が実際に実行されており、 プロセッサに よるアトレス出力を実際に比較すべまであるとい うことを示すグローバルアクセス信号1833に接続 されている。 この信号1989が韓国伍「1」で、ゲ - ト 1920~1924の出力もすべて「1」である時の みゲートioioの出力は「O」となる。 この出力が 「D」ということはメモリ10-15 に対して有効な 東東がなまれているということを示す。

ここで少し本題から汲れるが、 上記のアドレス 想識のシックに対して可能な整理、 改変としては、 例えばゲート1310に、 又点ロジック用のイネーブ ル信みとして用いることのできる?春目の入力( イネーブルSIND) を付加することである。 このイ

示している。 このパラレルプロセッサ103 の命令 入力ポートしに対応する疑列系統は叉点4・7 を介 して笹枝されるが、 この又成はインペータ1801を 介してSINDリード上の信号によってイネーブル化 されている。 これと同じ信号が同じ以列系状の投 行に対応する叉点4-1 乃至4-6 にもぞれぞれ供給 されてこれらの叉点をイナクティブ化している。 以下、このSINDリード上の信号及び上記機列系統 をメモリに接続する仕方について説明する。

第19Mには一例として叉点!-5 の構成が辞細に 示されている。 この図において、 側立から射型線 が入る五辺形は初如スイッチで、 通常FET デバイ

ここで又点ロジックの機能性について説明する。 この又点ロジックはもつの機能プロックを含んで おり、これらについて各個に説明する。まず第1 の紙位プロックはアドレス型数プロック(901で、 パス1932を会してプロセッサにより供給されるア ドレスの5ビットをパス1830上にあるメモリモジ ュール10-15 くぶ4回に示すように設列しも介し

ネーブル信号が論理値「0」であるとアッレス思 はロジックがディスエーブル化され、 その特条叉 点金体がディススープル化される。 この論理信号 は水平パス106 に接続された縦列パス4、 日及び 14 上の叉点で用いられ、 SIMD モードでこれらの 又点をイネーブル化する一方、 WINDモードではデ ィスエーブル化する。

第2の後能ブロックはトークンラッチ1804であ る。 この機能プロックは、 ラウンドロビン優先化 の開始点示すのに用いられる信号別を出力する。 この信号 Blは、 叉点 1-5 の下方の次の叉点ロジョ ク(叉点1-4)の入力信号B に扱続される。 (文点 1-1 のほみB1は、 くるっと回って又点1-6 のほ 考 B に接続され、 第 18 図に示すような巡回式優先 化構造を形作っている。 ) 模列パス1に対応する 又点ロジック内の唯一の信号81だけが論理値「白」 を出力し、他はすべて益理位「1」を出力する。 この関係は、 システム初期化時に1つの又点のト ークンラッチ1804に「O」をロードし、それ以外 のトークソラッチには「1」をロードすることに

特開平3-211656(16)

よってのみ波取される。 そのためには、 1つの叉 点のプリセット値信号を論理値「0」に接続する ・と共にその他の又点についてはブリセット値信号 を「1」に投続し、 かつクロック5をアクティブ 化する。 これによって、 トランクスタ1956を介し てプリセット値がインパータ 1948及びインパータ 1845よりなるラッナにロードされる。 このブリセ ット値は、 次いで、 トランジスタ1555を介してク ロッタ2によりクロック同用され、インパータ13 47及びインバータ1948よりなるラッチにロードす れる。インパータ1947の出力は信号Blである。 この信号は2入力 月1880 ゲートは12の一方の入力 に供給され、このゲートの他方の入力にはゲート 1310の出力が供給されている。 上記ゲート 1313の 出力は2入力 ア゙ムア ア ダー ト 1314の一万の入力に供給 され、 このゲートの他方の入力にはゲート1811の 出力が供給されている。ゲート1914の出力はトラ ンジスタ1852を介してクロック4によりクロック 同期され、前述のゲート1945及び1948よりなるラ ァチにロードされる。 また、 クロック2及びタロ ック4は決して同時にアクティブ化されることは なく、 クロック 5 がアクティブ 状態の時クロック ながア.クティブ化されることもないように裸皮が

トークンラッチのロジックはメモリ10-15 に付 随するもののなかでどの叉点ロジックが最後にこ のメモリにアクセスしたかを記録する。 この兄録 は、 その文点ラッチが論理価「0」のB1信号を 出力することにより表示される。 このトークンラ ッチのログックは、 次に説明する優先化ブロック と連携して動作して、 メモリに最後にアクセスし た又点に対し、その後そのメモリだ対して河吟で クセスが試みられた場合に最下位のアクセス優先 権を付与する。 トークンラッチの内容が変更され る仕方については、 次の優先化プロックの説明の 後に説明する。

優先化プロック 1 802 は 2 つの 2 入力 K A M D ゲート 1311及び1312を有する。 ゲート1912の2つの入力 はゲート1910及び1911の出力より供給される。ゲ - ト i 312の出力は下方の叉点(1-4) のほそAに接

缺される信号A1である。 ゲート 1911の l つの出 力は2番目に高い疑例叉点(叉点 1-6)に対応す る論理回路中のトークンラッチからの信号B1m 推議される前途の信号 8 である。 もう1つの出力 は2番目に高い越列叉点(叉点ロジック (-6) の 優先化プロックからの信号 AI に接続される信号 A である。 (これについても前述)。

任先化ロジックは、 メモリモ最後にアクセスレ た又点ロジックの下方のロジックを始点とする額 取りっプル仗の経路を形成する。 メモリを最後に アクセスした又点ロジックは B 1 信号が「O」に なることによって指示される。 B1G牙が「Oi になると、ひとつ下方の繰列支点のゲート1911の 出力が始望位「1」になる。 この出力は信号AI を得るためにゲート1912によってゲート1918の出 カとゲートされる。 ゲート1910の出力が「1」で、 アドレス認識ロジックによるアドレス一致が検出 されなかったことが指示されると、 信号A1は「 0」になる。 この信号はひとつ下位の股列又点に 伝送され、ゲート 1911 の出力を警理値「1」に すると共に上記循環リップル状経路のゲートの出 力を次々に「1」にする。 しかしながら、 ゲート 1910の出力が「ひ」であると、信号A1は次の叉 点に論理値「1」として出力される。 すると、 後 迷の8入力がすべて「1」になっていることと会 わさって(リップル状程路の始点だけが「口」の 8 信号を出力し符るから)、 リップル状胚節の角 りの他のすべてのゲート1911は碧草液「0」を出 力で、このように、又点はそのゲート1911の出力 が「1」で、ゲート1910の出力が「0」の時に殴 ってメモリにナクセスすることができる。 この係 仲が彼たされるのは、 アドレス迅速プロックによ りァドレス一致が検出され、 その义点が罹職りっ プル状経路の始点から最初にメモリアクセスを要 求した又点の場合のみである.

次に、トークンラッチの内容の管理について設 明する。 ゲート 1513及び1916は、 最後にメモリブ クセスした艾点は必ずトークンラッチ「O」を保 投するようにするために設計されている。 ここで 次のような事例を検討して見る。

#### 特開平3-211656(17)

T-833 P.045

- O トークンラッチ 1904のトークンが F.O J で とのバスもメモリアクセスを必要としていない。 この「0」は循鎖キャリー理器を完全にリップ ル状に一巡して出発点の又点の信号』に「0」 として戻り、 ゲート 1911の出力を「1」にする。 トークンラッチに既に保持されている「0」( 信号31)がゲート1913の出力を「1」にする。 これら2つの位号はゲート1914の出力を「0」 にし、 この「0」がクロック! によってラッチ 1945/1946 にロードされ、こうしてトークンラ ッチに「0」を保符することによりりップルの 伝播が持続される。
- の トークンラッチ1904のトークンが『O」で、 他の又点の1つがメモリへのアクセスを異求し ている。 この場合、 信号』が「1」として戻さ れ、これが入力目が「1」であることと合わさ って、ゲート1811の出力を「0」にし、ゲート 1914の出力を「1」にする。 これはクロック4 よってトークンラッチ1804に「1」としてロー ドされる。 このトークンラッチは他の叉点の 1

つが丁直メモリナクセスを果たしたために、「

- ② トークンラッチ1904のトークンが「1」で、 より面い優先権を指定されたある叉点がメモリ アクセスを要求している。 この場合。 信号A及 びBはいずれも「1」として受信され、 上記の 何同様。 トークンにはやはり「1」がロードさ
- ⑤ トークンラッチ1904のトークンが「1」で、 その又点がメモリアクセスを要求しており、 モ れより優先順位の高い又点は会くメモリアクセ スを要求していない。 この場合は、 AまたはB は「0」として受信され、ゲート1811の出力は 「ロ」になる。 ゲート1910の出力は、 アドレス 認識ログックがアドレス一致を検出しているの で「0」となる。 するとゲート1913の出力が「 1」になる。 ゲート 1914の両入力は「1」であ るから、「D」が出力され、これがクロック4 たよってトークンラッチ1804にロードされる。 その結集 トークンテッチはメモリアクセスを

グラント (許可) された (グランテド) ばかり であるから内容が「0」になる。

ロジックの4番目のブロックはグラントラッチ である。 ゲート 1910の出力はインパータ 1940を介 して2入力 | 1 4 1 8 1 0 ゲート 1 8 1 5 の 一 方 の 入 力 に 供 給 さ れる ゲート 1515の他方の入力はゲート 1511に接 **終されている。ゲート1911の出力が論理値「1」** でゲート1910の出力が「0」であるという条件は ゲート1915の出力「O」にする。 (それ以外の条 作ではゲート1815の出力は「1」)。 この条件は 又点が甘耳よくメモリアクセスを許可された時に 肉たされ、 且つそのメモリに対応する叉点の1つ についてのみ起こり得る。 ゲート 1915の出力はク ロック1によりトランジスタ1951を介してラッチ 1541/1942にロードされる。(異族には、クロッ 11と10コクなは、トークンサッチとグラント ラッチが同時に更新されるよう同時に作用する)。 ゲート1942の出力はクロック2によりトランジス タ1852を介してラッチ1943/1944 にロードされる。 ゲート 1944の出力は又点スイッチ 1808への接無信

号を架生するゲート 1848 を通して又点スイッチ 1805はこの信号によってプロセッサバス1932をメ モリバス1831に接続する。 これらの又点スイッチ は最も簡単なものでは個別の五型トラングスタで 形成することができる。

ゲート1942の出力は、信号1834をトランジスタ 1957のソースを接続するトランジスタ1958のゲー トにも供給され、トランジスタ1957のドレンは袋 始されておりゲートはクロック2 に抜柱されてい る。 トランジスタ 1957楚 び1858は、 その文点がす 屋よくメモリアクセスを許可された時、信号1934 を接地に落とす。 この状態はプロセッサにメモリ アクセスを統行することができるということを指 示する。 しかしながら、 信号1834はメモリアクセ スが試みられている時はローにならず、 他の义点 がメモリアクセスを待、 プロセッチはホールトし、 メモリアクセスを再原求しなければならない。 こ こで説明したラウンドロビン優先化(優先順位指 定)のやり方はによれば、 便かな限定された回数 のアクセスリトライを実行するだけで確実にメモ

特開平3~211656(18)

T-833 P.046

リアクセスが許可されるようになっている。

第20図はクロスパ信号のタイミングを示す。 こ の囚では、 PP2 とPP3 はどちらも各サイクル毎に 同じ RAN をアクセスしょうとするが、 チャンドロ ビン優先頭位指定方式のためこのアクセスは交互 に行われる。 PP2 はアドレス S. 丁及びUを計算 して出力し、 PP3 はアドレスV及びWを計算して 出力する。 「S NST ドレス」傷号から、グランテ F信号をどのように用いて最後のアドレス(リト ライの場合)と計算中の斬しいアドレスを多重化 するかは明らかであろう。 パラレルプロセッサは、 グランテド信子がスレープフェーズの終わりまで にアクティブ化されないと、 コンテンションが起 こったと見なし、 フェッチ、 アドレス及び気行の 各パイプライン段階のマスター更新段階はギル( 枝刈りされる。

#### スイッチマトリクスの実験化

別にも述べたように、 このシステムでは、 メモ りコンチンションは各又点に各個に設けられた論 理団路祭を有するトークンパッシング方式により

フォレス(エイデンティティ)を模様するための レジスタもそれぞれ設けられている。 命令ストリ ームには、 これるのプロセッサと同期して異行し なければならない一連の命令の始めと終わりを示 する合が含まれる。 回期された命令ストリームを 朗始させるコードがあるプロセッサに伝達される と、そのプロセッサ及びこれと同期された一群の すべてのプロセッサは、 何期されたコード命令の 終わりが検出されるまでは、 互いにロックされた ステップ関係(同期関係)でしか命令を実行する ことはできない。

この手枝によると、 プロセッサ間でメッセージ を転送する必要が全くなく、 それものプロセッサ は実行中の命令ストリーム次第で 1 サイタルの間 または何サイクルかの聞インステップ(周期)状 盤を保つ。 名プロセッサ間に同期関係を確立する のに合合ストリーム以外の外部制御は全く不賢で

次に、 那 22図に移って、 ペラレルプロセッサ10 0 ー 102には、 4ヒットの同期レジスタ2207が内

処理される。 この発明の一笑説例では、 この為理 回路群は各文点に直接付属させて配数されている。 このように、 又点は各々のポートと共にシリコン 基板上に空間的に分趾配置されているから、 ラン テンション制御ロジックも同様に質問的に分散記 置されている。 これによれば、 スペース節約が可 能な上、 矢原の回路のロジックもクロスパスイッ テの容貴と共に大きくすることができる。 このよ うにして、 余分のシリコンチップスペースを受用 することがないよう、 ロジックをシリコン基板の 担款間の中の1番中に配設することができる。 こ れにはスペース節約の他、 トークンパッシング回 路に対する配線量を最小限に抑え得るという長所 6 a a.

#### 周期式 ALKO

新25因に示すように、プロセッサ (00~103には 各々に対応させてレジスタ2100~2103が設けられ ており、 これによって同期動作が要求されている かどうかが指示される。 また、以下に述べるよう に、各プロセッサと同期された他のプロセッサの

起されており、 その4ピットにはブロセッサ103、 102、101及び100 に対応させて3、2、1、0の ラベルが付してある。 各レジスタの各ビットがそ れぞれ1つのプロセッサに対応している。 ある特 足のプロセッサを同期させるその他のプロセッサ はそれらのプロセッサに対応するピット位置に「 1」を启入して指示してある。 また、 互いに同期 関係になるはずの他方のプロセッサにあっては、 名々の意味レジスタの気甘のとっトが同じくセッ トされている.

同期して実行することが重ましいコードは、LC K(ロック) 及び DLCK(アンロック) 命令でパク ントすることにより指示されている。 LCX の下側 に記されているBLCKまでの命令は他のバラレルブ ロセッサとのロックされたステップ関係の下にフ ュッチされる。 (従って、 風期された各パラレル プロセッサではLCK と VLCX命令の間には何数の命 今がなければならない。)

ここで覚ましいのは今今の同期フェッチングよ りむしろデータ転送を連常よりも多く問題化する

特開平3-211656(19)

ことである。 しかしながら、 LCK 命令及び DLCX 命令の直前までの命令(武前の命令を含む)と立動にコード化された症法が同期しておこなわれるというのはパッレルブロセッサのパイプラインの同である。 このような 転送は、 必ずしもよいが (ののマンソナイクル内で行われなくともよいが (の令令の同事では、 前の命令の同期でれた ないと、 ロードや気性の原序がメモリアクセスコンリクトによって 記録してしまう。

同隔したコードが実行されているという情報は、各状態レジスタ(ステータスレジスタ)の 6 (syacbronized: 向向された)ピットにより 記録される。(このピットは、 LCK または ULCK 中令のアドレスパイプライン 設勝のマスターフェーズ までで 実際にセットあるいは リセットされることは ないがになる または GLCK 命令の 実行はスレーブフェーズ における 次の命令のフェッチに影響を及ぼす。 このピットはリセットによりクリアされ、 また 気勢レ

リスタがブッシュ されていると **初込**みによってク リスキャス

やはり第22回において、 各国 期レジスタ2201の4つのビットは色々なブロセッサの間の所望の同期の仕方によりソフトクェアによってセットされる。 そのため、 ブロセッサ100 をブロセッサ100 を同期させるものとすると、 図示のようなビットが各レジスタ2207にロードされる。 例えば、 1、0、0、1、1、0かロードされている。

次に、 プロセッサ 100 について見ると、 同期レンスク 2207のいずれかのビットに「0」があると、それらのビットが入力されている各 RARD ゲートの出力に監理値「1」が現れる。 図示の例では、
RANDゲート 2204の出力がそれぞれ論理値「1」になる。 これらの「1」は RANDゲート 2206 はその入力に供給される。 NARDゲート 2206 はその入力

がすべて「1」になるまでは、プロセッサ100 だ 如何なる命令も実行させない。 図示の場合は、 レ リスタ 2207の1 及び2 のビット位置に「0」があ るため、 ゲート 2203及び 2204は パス40の リード 1 及び2上の信号を無視する。 従って、この場合、 コードの実行は、 パス40のリードD及び3上の情 程に尽動してゲート 2206により 割包されることに なる。 ロック命令が発生するとちピットがセット され、ゲート2201の一方の入力が論理区「1」に なる。 ここでは、一寸の間プロセッナにおける異 然の実行タイミングを動物する信号である OK TO SYNC低号の存在を無視することにする。 ゲート22 01の出力は各プロセッサの同期レジスタ程にそれ ぞれ異なるリードに接続されている。 例えば、 ブ ロセッサ100 のゲート2201の出力はリード 0 に挟 訳されているが、 プロセッサ101 のゲート2201の 出力はリード1に接続されている。 ここで重要な のは、プロセッサ100 のゲート2201の出力はその 同期レジスタ及び他のすべてのプロセッナの問期 レジスタにおけるゲート2205の0入力(パス48の

リードのに接続されている)に接続されていると いうことである。 この点は、プロセッサ101 及び 102 の場合、 ゲート 2205の一方の入力が各々の同 期レジスタの数理位「0」に接続されているので、 何ら影響がない。 しかしながら、 ゲート 2205の一 方の入力がレクスタの論理値「1」に強捷された プロセッチ103 にせいては、 パス40のリード 0 上 の出力、 従って実成にはプロセッサ100 のゲート 2201の出力によって舒御されることになる。 この ようにして、 プロセッナ103 はプロセッサ100 内 で生じる動作により制御されるが、 ここでプロセ ッサ103 をプロセッサ108 に同期させようとした 'のでおれば、 これはまさしく所期の結果である。 図示の回路群を見れば、 プロセッサ103 のゲート 2201の出力はパス40のリード3に接続されており、 このリード 8 はプロセッサ100 のグート2202の入 力に接続され、 ゲート 8202は同期レジスタ 8207か ら他方の入力に供給される「1」によっても制御 されるので、 逆にプロセッサ103 からプロセッサ

100 へも上記と同じ動作が行われるということは

切らかでおろう。

ゲート2201に入力される OK TO STHE 信号につ いては、 この信分が設理値「1」になると、 コー ドの実行が許可され、 同期レジスタのピット 0 の 位置に「1」が入っている他のプロセッサがすべ てものほ号と同期して動作する。 このようにして OX TO STAC信号がローになってキャッシュメモリ あるいはコートの実行に関連して何らかの問題が あることが指示されると、 この何号と何期したす べてのプロセッサはその問題がクリアされるまで 待機状態となる。 以上の如く、 プロセッサ間には 各レジスタに定期的に応憶されるコードにより制 御されるところに従い完全な同期関係が確立され る。 この場合、 全部のプロセックまたはそのいず れかの組合せたついて互いに同期させることもで きれば、 プロセッサ間で何確認でも異なる何期間 低が用いられるようにしてもよい...

問期されるのは命令フェッチであるから、 同期 化されたコードに到り込みを掛けることも可能で ある。 このような割込みはすぐにパラレルプロセ

キーブルルでは、 一では、 

このシスチムにおける回期の作用の仕方の一例が第23回に示されている。 この場合、 バラレルブロセッサ 2 とバラレルブロセッサ 1 は、 A0と A1が各バラレルブロセッサ に 同じ アドレスを有していると仮定すると、 各々のデータ DDレ リスタ ( 項 3 3 図 5 照 ) の内容を交換する。 ここでは、また、 A0

ッサの両期信号をイナクティブにする。 キャッシュミス及びコンテンションはほぼ類似の特界をもたらし、 ハードウェアをインステップ状態に保持する。 ただし、 コンテンションの場合は、 コンテンションが生じた命令に続く 2 つの命令がパイプライン中にフェッチされてからパイプラインが休

アイドル 中令を同期されたコードに入れて、 ある パラレル プロセッサが割込みされた後 その割込み ルーティンから 仮想するまで、 向期されたすべてのパラレルプロセッサのオペレーションを休止させることも 可能である。

同期されたコードに割込みを掛けることができるようにする必要があるため、いずれか 1 つのブロセッサのブログラムカウンタ PCを 行先として指定した命令は、すべて状態レジスタのSピットの作用を直ちにディスエーブル化(無効化)するが(BLCXT 命令と同じまイミングで)、Sピットはセット状態を保持する。いったん2つの遅延スロット命令が完了すると、Sピットの作用が再びイ

とLIはコンテンションを避けるために互いに異なるRAM を指示するものと仮定する。 (同じRAM を指示しても有効に作動するが、余分のサイクルが必要である。)

SIRDモードでの周期は、 その方式自体がもとも

持照平3-211656 (21)

と同期性を含んでおり、 LCK 及びTLCK命令が目的 を持たず、 従ってコード化されたとしても何ら作 用しない。 状態レジスタ(ステータスレジスタ) のSピットは、たとえ「1」にセットされている としても何の効果もない。

命令(LCK)は HINDの同期されたパラレルプロ セッサコードを開始するのに用いられる。 この命 今は、 そのパラレルプロセッサを問期レクスタの 「1」により指示されたパラレルプロセッサがす べて互いに同期するまで待機させる。 そして、 次 の命令がその他のXINDパラレルプロセッサと同期 してフェッテれる。 アドレス及び共行パイプライ ン段階の異行は、 退該する各命令が同期してフェ ,チきれる症に行われる。 この命合のアドレスパ イブライン段階の間状態レジスタのSピットはセ **ットされている** 

命令(81CK)はR(MOのパラレルプロセッサを互 いにアンロック状態にする。 すると、 これらのべ ラレルプロセッサは次の命令フェッチ時に独立の 命令実行を評議する。

ように、 パラレルプロセッサのクロスパアドレス ュニットでも実行される。

上記の例の場合、 従来技術のアドレス計算手段 では128 の速灰ファレスが生成されるはずである。 これはデータが1つのメモリ内に入れられるとい うことを意味する。 この例では、アータはメモリ 10-0の迅振したアドレスに現れる。 従って、 模型 のプロセッサによるこれらの情報への間時アクセ スは、 これらのプロセッサがいっぺんに同じメモ りをアクセスしようとするため、 不可能である。 そのため、 荷来技術では、 ピクセル0~15かメ モリB の行」に入り、 ピクセル JB~31が行Bに入 9、 〒Cにはピタセル32~47が入るというような 助作が127 の群接ビクセルがすべてメモリ〇の色 々な行に入るまで繰り返される。 このように、 鈍 来技術にあっては、 異なるプロセッサが並列に動 作して情報を処理するが、 これらのプロセッサが すべて色々なピクセルパイトを求めてメモリ0を 競合してアクセスするので、 時間が無駄に用見さ れ、パラレルプロセッサの価値が放設される。

#### スライス式アドレス指定

スライス式アドレス指定は、 1つのメモリ型同 より酵技情報を取り出し、その情報を配分後に、 多数のプロセッサがコンテンションを超こすこと なく同時にアクセスすることができるようなやり 方で多数の別機のメモリ変間に配分する技法であ

例えば、 第24図には 0 ~127と番号が付された 1 行の解決ピクセルを有する外部イメージメモリバ ,ファが示されており、 この行には「a」と言う 記号が付きれている。 この情報はスライスアドレ ス 股 定 弦 差 を 用 い て パ ス 2401を 介 し メ モ リ サ ブ シ ステム10に伝送され、 最初の16のピクセル ( 0 ~ 15)はアドレスロー15を割り当てられた第1 のメモリ10-8に入れられる。 その次の16のピクセ ルはメモリ10-1に入れられる。 この例では、上記 カプロセスが8つのメモリについて連載して行わ れ、 最後のメモリ10-7にはピクセル1!2~127が入 れられる。 スライスアトレスロジック2601は転送 プロセッサで実行されると共に、 以下に説明する

第25回はいるいるなピットのアドレスの場所を 製御するのに用いられる従来技術の加算器を示し、 この図には、 3 つのシングルビット加算者2501, 2502、2503が扱かれている。 これらの加算器はメ もりのアドレス 範囲に 等しい数のケングルビット を有する全加算器の一部である。これらの加算器 は、 アピレスの 1 ピットが各加算器 2501~2503の 各に入力に供給されるように動作する。 却ち、ア ドレスの最下位ピットは加昇器2501に入り、 最高 位ピットは最高位のシングルビット加算器 2503に

3 入力には記憶のためにアドレスに指揮付ける れる量の2 進数字が入る。 加算器 2501~ 2503の組 合せによって得られる結果アトレスはメモリアク セスのために用いられる。 名知事器は1つ属位の 加算器のキャリー信号入力にキャリー信号を出力 する。 各加算器のピット入力には3つの入力 Av B及びキャリーインが取り込まれ、 これらの入力 のいずれかに2つ又は3つの「1」があると、 そ のセルからのキャリーアクトは「1」になる。 こ

#### 特期平3-211656 (22)

のキャリーアクトは加算器の1つ高位のキャリー イン入力に供給される。 このプロセスが各個別の 加算器ピットについて繰り返され、 メモリ党向を アクセスするのに必要なサイズの結束プドレスが 生成される。 各キャリーアウトが1つ高位のキャ リーインに直接投抜されているということは、 結 果アドレスは常に頑接アドレス空間の一部になっ ているということを思味する。 前出の例の場合、 6位「1」のインデックスが加算器のB入力に供給 されるとすると、 メモリへの結果プドレス出力は A入力に供給された産初のアドレスより「1」だ け大きくなる。

次に、 並26図には上述の通常の加算器を改良し たものが示されている。 図示の改良した加算器に よれば、谷セルのキャリーアクトは名セルに供給 されるキャリーインは号と多量化され、 これによ って加算器の1つ高位のキャリーイン入力に伝送 される信号を囲のセルのキャリーアクトかまたは そのキャリーインのいずれかに選ぶことができる ょうになっている。 例えばせん 2505 について見

よって、最下位ピットのセルからのキャリーアウ トは、 加算器の会長に及ぶ沢山のセルに伝播した 後、あるセルのキャリーインに供給され、即耳機 能を実行させることができるということは明らか であろう。 このセルは、 ADD 制御信号上に「O」 かある高位型の次のセルである。 この効果は、ア ドレス転囲の多数のピットが変更されないように して、 バイバスされたセル内に要合込まれている ナドレスを保護することにある。 前近の例では、 「1」をマルチプレクサ及び各セルのADB 制如信 骨上に供給することにより、 メモリ 0 中のピクセ ル15からメモリ 1 のピクセルISヘアドレスインク リメントを行い、 これによってメモリを1つの選 まプドレス空間としてアドレス指定することがで きる。マルチプレクサ制御信号は、一部のビット セナドレス前組からマスクアウトし、 第24額に示 サ ように メモリに 分散された アータ モスチイスと してアクセスきせるので、 スライスドマスク伝号

ここで、 この回路群は解決情報を記憶するため

とよばれる。

ると、そのキャリーアクト信号はマルチプレクサ 2508に供給され、このマルチプレクサの他方の入 力にはセル2505へのキャリーイン信号が供給され ている。 信号3 はマルチプレクサ 2508を制御して、 8 25050 + + 1 - T + 1 t t t t + 1 - 1 2 0 どちらかを高位型の次のセルのキャリーイン入力 に通過させるようにするために用いられる。

町还の標準加重器セルのもう1つの改良として、 このシスチムでは、 マルチプレクサの信号Bを制 御するのと同じ制御信号を供給されるADD という ラベルを付した制御入力を設けている。 この場合、 論理値「1」が信号B上に供給されると、 セル25 05のキャリーイン位号が次の高位のるのキャリー イン信号に供給される。また、信号B上に倫理値 「1」があると、入力人に供給された最初のアド レスがその主要ストレートに出力に適されるよう にセル2505の加算機能が抑止される。 これは入力 B上の「l」の存在に対応するアドレスピットを 保護する効果がある。 ここで、 この改食された加 運輸の制御信号に多くの「1」を供給することに

ばかりでなく、 屏袋情報を検索するためにも思い られるということに注意すべきである。 また、一 部の情報は同じメモリに供給され、 配像されるべ きであり、 スライスされてはならないが、 このこ とはスライスマスクのABC リードに全て「O」を 供給することにより指示される。 この条件下にあ っては、加算器2502-2506は各々従来技術の加算 **懿2501~2503と全く同様に動作する。また、いく** つかのメモリに対ってスライスされるべき分散形 アータはピクセル情報ばかりでなく、 何種頭が遊 があるということも重要である。 これはいくつか のプロセッサがその時点でどのような処理が実行 されているかに関わらずその処理のために同時に 関じ型の情報をアクセスするようなことが 穏便す れるはあいには常に食事である。

また、スタイスアドレス推定方式のところで簡 示したようにしてメモリの分散を行うと、 勢足の ピクセルあるいはその他のアータの記憶には使用 されない行る及びC がその他の情報ように使用さ れるので、メッリの益要は全く生じないというに

特丽平3-211656 (23)

とも重要である。 唯一起こり得ると今えられる不 利は、 マルチプレクサ及び加算器の相互接続に額 の付加部分を狙る込むのに余分のチャブスペース が必要ということである。 この不利は、 生列処理 におけるメモリアクセスの追皮が倒的に違くなり、 しかも麻蛭情報を多くのメモリに違って分散させ る場合及び外部制御による制御下において単一ノ そりに情報を記憶させる場合の両方の場合につい て充分なフレキシビリティを確保し得ると言う成 果に比べれば取るに足りないものである。 この手 法を用いる場合、 何らかの特定の情報との固定さ れた関係は全くないので、 情報の用途に応じて、 色々な時点で多くのメモリに情報を分散させるこ とがもできるし、 あるいは同じ情報を異なる時点 において同じメモリに記憶することもできる。

例えば、 並列処理モードで使用するために一度 スライスされた情報を後である期間一回だけ単一 プロセッサ用に用いることが決まったような場合 は、その期間についてはスライスマスクに金で「 0」を入れることによりその頃 祝を単一メモリに

記憶して単一のプロセッサがその単一メモリにア クセスすることができるようにする方が有利であ ると考えられるし、 これによってもスタイス万式 に対してさらに貴重な時間節約を図ることができ る。 これはシステムの設計並びにデータ記録のた めのオペレーションモードに対し高低のフレキシ ピリティを与えるものである。

次に、第27回には、典型的な量のピクセルを多 数のメモリ上に分散させるやり方の一例が示され ている。 図示例の場合、 各メモリの容量は2キロ パイトであり、 これらの各メモリのスタートアド レス(関始アドレス)及びエンドアドレス(終了 ナキレス) が示されている。 例えば、 メモリ0の スタートアドレスは 0000でありエンドアドレスは 0755である。 メモリ 1 のスタートアドレスは 0800 であり、エンドアドレスは OFFPでおり、 以下同様 にして、 メモリア ではスタートアドレスが 3800で あり、メンドナドレスが3FFFとなる。 図示のよう に、 これら後数個のメモリの間に多量のピクセル が11モリ当たり 64ピクセルずつスライスされて

分吐されている。 ここでメモリ3内における54個 のピクセルのステップ動作について一寸考察して みる。 これらのピクセルは図示のようにアドレス 1900~1835の所に記憶されている。 これに群長す る 1 単位の情報は、情報全体がスライス方式によ りょセリシステムに分離されているため前のアド レス1940の所には配位されていない。 このことは その保護の1単位の情報は、 メモリ4のアドレス 2100にあると言うことを監察する。 従来技術によ る加東方法では、 第27回に示すように、 アドレス 183Fに「1」の指切を加算してアドレス1840を作 る。 前述のように、 このアドレスにあるのは必要 な次の1単位の情報ではなく、 その情報は次のメ モリのアドレス 2100にある。 あ27回の最下部に、 スライス式波算による加算の仕方が示してあり、 その中でアドレス個193 が2進形式で示され、そ の下にスタイスマスク情報も同様に2週形式で示 されている。 耐にも延べたように、 スライスマス ク内に「1」があると、 ある加昇器セルからのキ + リーアウトは + + リーパスに沿って 歴 位 倒の次 のセルより返くまで伝達される。 この例では、ス ライスマスクに連辞して5つの「1」があるので、 5 つの加算器セルはキャリー信号によってパイパ スされる。 この上うた、 ここで説明した改良形の 加京器のB入力に供給された「【」の指模が、その 改良形のA入力に供給されるアドレス[83Fの値に 加寒されると、 下位倒から8番目のピットからの キャリーアットは7番目乃至11番目のピットをパ イバスし、 12番目のピットのキャリーイン入力に 位達される。 これによって、 下位倒から12番目及 びそれ以後のピットを含むアドレスのピットをイ ソクリメントさせることができ、 その結果、各メ もりの容量は2キョパイトであるから、 必要な次 のメモリのアドレスまでインクリメントすること ができる。

#### 構成変更可能型ノチリ

ここで、 MIND/SIND オペレーションモードでど のようにしてメモリの構成変更が行われるかを説 明する前に、前出の第4回によりプロセッサのメ **ラリとクロスパスイッテの相互接続について簡単** 

持開手3-211656 (24)

に見正しておく方が良いと思われる。 前にも気明したように、 #1 #0モードでは、 各ブロセッサはそれぞれ別個のメモリから命令を得る。 そのため、第4回の実施例においては、 グロセッサ100 はその命令世ートに設議された疑別リンク(命令を列リンク)から又は19-7は、 転送ブロセッサが命令メモリをアクセスしている時以外は通常でしたが命令メモリをアクセスしている時以外は通常によったが令メモリをアクセスしている時以外は通常でしたが

Sep-23-2008 02:47pm

同様にして、プロセッサ101 はその命令疑列リンク及び又成14-7を介して命令メモリ10-5に接続されている。また、プロセッサ102 はその命令疑列リンクから又成5-7 を介して命令メモリ10-9に接続され、他方プロセッサ103 は命令疑列リンクから又点(-7 を介して命令メモリ10-13 に接続されている。これはシステムがNINDオペレーションモードにある時のメモリープロセッサ構成方式である。

作するシステムが構築されたことになる。 この組合、 NINDモードでは命令記憶用に使われるメモリ10-5、10-9及び10-13 は他の目的用に自由に用いることができる。 メモリ容量を少なくとも一時的に増やすため、 これらのメモリはすべてのブロセッサがアクセス可能となる。 以下、 これについて詳細に説明する。

システムの全部または一部がSIRDオペレーショ ンモードに切り換えられた時は、 SIND及びNINDモ ードが両方とも報告するのか、あるいはSINDモー Fは一部のプロセッサ群についての多限曲するの かによって、 メモリ 18・1を2つ以上のプロセッサ に接続するかまたは一群のプロセッサに抵抗する ようにする方が包ましい。 図示の実施側において は、SINDオペレーションはもつのプロセッサ100 ~ 103の全部について行われるものと仮定する。 この場合、命令メモリ10-1は、又点13-7を介して プロセッサ100 に拡続され、またスリーステート パッファ 403 が又点 14-7と共にアクティブ化され セメモリ10-1モプロセッサ181 の命令経列リンク に直接接続させるようになっている。 何様にして、 スリーステートバッファ402 及び401 が作動する と、 命令メモリ10-1がそれぞれ叉点 3-7 及び4-7 を介してプロセッサ102 及び103 の各命令模列り ソクに接続される。

この時点で、プロセッサ100-103がすべてメモリ10-1より供給される単一の命令ストリームで勤

においては、プロセッサ101、102及び103 は各々 独自の命令ストリームを異行する。 これらの命令 ストリームはプログラムカウンタ2811、2812及び 2813によってそれぞれ指示される。 これらのプロ グラムカウンタの内容はそれぞれキャッシュログ フク2801、2802及び2803に供給される。 これは、 プログラムカウンタにより指示された命令が現在 \*モれぞれメモリモジュール18-5、10-5及び10-18 にあるか否かを指示する作用を有する。 プログラ ムカゥンタにより指示された命令がこれらのメモ りモジュールにおれば、 AI XD命合プドレスがキャ ッシュロジックから各メモリへ出力され、 モのメ もりから逆に命令旋列リンクを介して名プロセッ サへ選直の命令ストリームがフェッチされる。 こ の時、メモリ内に命令がなければ、命令実行は伊 止され、又成13-0、8-0 または 3-0 (34 図参照) が転送プロセッサのパスに接続され得る状態にな る。 これらの又点は、 各プロセッサによって、 晃 行する必要のある命令の外郎アドレスを伝送した り、また次の命令ストリームが記憶されるはずの

#### 特閒平3-211656(25)

命令メモリ10・5、10・9生たは10-13 内の記憶場所 を伝送するのに用いられる。 転送プロセッサがい ったんこれらの命合をフェッチすると、 転送プロ セッサよりコードがフェッテきれたことを示すて クノリッジド保号(広答信号 ACK)がパラレルブ ロセッサへ送られる。 すると、 パラレルプロセッ サは、 例えば命令ストリームがないことが発見さ れて上記のプロセスが再成りピートされるような 時点まで、やはり命令メモリからの命令を異行す ることができる.

SIKDモードの構成では、 プロセッサ101、102及 び103 は同じ命令ストリームを実行するので、プ ロセッサ内のキャッシュロジック2801, 2802及び 2803は何の機能も果たさないことによりディスエ ーブル化される。 プログラムカウンタ 2811、 2812 及び2813の内容は、 SINDの得成では命合はすべて プロセッサ10B によりフェッチされ、 これらの内 客は命令フェッナにおいて何の扱能も果たきない ため無関係である。 したがって、 SINDの収成にお いては、 メモリ 10-5、 10-9及び 10・13 はデータ記 性用として用いることが異ましい。 そのためには、 又点14-6、 9-1 乃至3-6 及び4-1 乃至4-6 がイネ ープル化され、 これによってこれらのメモリのデ ータがプロセッサによりアクセスすることができ る状態にする。 このことは、 クステムにむけるメ モリの利用がSIND及びNIND構成の両方について最 逝レベルに保たれるということを意味するもので

#### 画像処理用パーソナルコンピュータ

+2136291033

部(6図乃笠第52図は、 画像処象用のパーソナル コンピューク(PC)を示すが、 関示のペーソナルコ ンピュータは3つの主要構成要素、 甲ち第46図に 示すカメラセンシングタパイス4600、 画像処理デ パイス 450 2及び 第 48回 に 示すようなディスプレイ **デバイス(BOIで構成することができる。 この画象** 処理用PCは必ずしもカメラ 1800 やディスプレイ 4801を使用することに限定されるものではなく。 多くの様々な形態の入出力手取を用いることがで

カメラ4600は例えば20の前面4601に焦点を当て

手 4 6 0 3 を用いてよく延盛者との食志伝達で行われ るように「手合図」をすることにより情報を入力 することができる。 この「手合図」はカメラドよ って収ることができるし、 またスクリーンを用い て「指2本」のサインを表示することもでき、 ぁ るいは第11回によって前にも説明したようにして 画像情報をさらに処理することも可能である。 パ ーッナルコンピュータからの出力パスは、 カメラ 4600より入力される情報のディジタル表示をも含 めて伝送するようにしてもよく、 この過合のディ ソタル信号としては2進信号が用いられる。 従っ て、 ユーザはスプレッとシートやその他の情報取 母手段、例えばASCII コードによりキーボードま たはその他な来の方式で情報を取得する手段並び にカメラ 4608生たはピアオレコーダあるいは画像 処理コードを用いるその他の形態のビデオ入力の ようなピシュアルソース生たはピデオソースから 協和を取得する手段等を使用することができる。 ビデオ入力はテープ、 ディスクまたはその他のメ ディアに記録することができると共に、 PCへ供給 するために情報を記憶するのと同じやり方で記憶 することができる.

このような画像処理用PCは例えば下足のような 特徴を具備し得る: 1)カメラ、スキャナ及びそ の他のセンサよりイメージを取得する: 2)文書 (ドキュメント)中の情報あるいは物を理解する ; 3) 文書をたは画像から製造情報を抽出する; 4) 歯根や文章ドキュメントを組合せたデータベ - スを通じて問題を切り抜ける; 5)ジュスティ 区 識のような進んだ 瀬 伊処 理用インターフェース を提供する.

このPCは、このシステムに入れられた情報は疑 み出すことができ、 また情報内容は他のシステム によってさらに処理することなく直ちにアプスト ラクト化できるので、 インスタントデータベース を創出するのに使用することができる。 これによ れば、記憶前にいずれも全く認識されなかた特定 票(ワード)の一致により新単にアクセスするこ とが可能なアータベースが創出される。 これは、 そのような特定率だけでなく幾何学形状やピクチ

+2136291033

特朗 #3-211656(26)

+ にまで並至することができ、多くの用途に効果的に利用することが可能である。 概えば、 カタログや新聞を岩変して、 ハイウェイ上のすべる ひで での でい 本 あ るいは一足寸 法 を超える 全てのトラック 等、 特定の対象を 残ずた めのシステムを設計する こともできる。 そして、 概念の いん でん ググロセッケが ブブストラクトして ユーザ が使い 島くした ワード、 も、 及び形状によりデータペースが形成されることになる。

このような画像処理能力を有するPCの1つの用金は、PP止適でも動物でもまたビデオでも、取りにでを整定させるだけでクステム内に取り込むことができるというような用い方のに組み入れることができるというような用い方のある。このように取り込んだ情報は、次に、第12回により前に設明したように、アプストラクの思いたように、アプストラクの思いたというに、アプストラクの思います。

この発明のシステムで何故そのように大きな甌

的制物の問題も解用される。

この構想を拡張すると、面皮処理PCを、 腕に忍 君可能で大きな ビデオ ディスプレイの代わりに 小 さなフォットパネルを用いた小さなユニットに狙 み込み、第46回に示すように、例えばユーザが上 方で指を振り、 その虫を入力するというようなこ とが可能となる。 この面像処理システムは、 前还 したように、 寝々の動き(運動)を認識し、 それ らの運動を入力に変換(翻訳)する。 これによれ ば、 キーボードやその他の健康的入力デバイスの 問題が効果的に取り除かれ、 これるの代わりにど ジュアルイメージを入力として用いることができ るようになる。 この場合入力デバイスはディスプ レイともなり得、 二重の目的に使うことが可能で ある。 すると、 このことは、 光学式文字認識委属 は現在考えられているよりもずっと重要な入力手 段になるということを写味する。

第 4 7 図は、 商産処理 PCによる制御並びに乗り図 及び第 2 図の保成により実行される部11図のアル ゴリズムの下に 2 本の指の役から求められた 2 途 像処理能力が得られるかという理由の1つは、 季 **ーチップに多数のメモリと共に互いに並列に動作** する複数値のプロセッサが内証されており、 しか もこれらのメモリがすべてシステムのほぼ瞬間的 な其構成を可能にするクロスパスイッチによって アクセス可能であることによる。 これによれば、 従来では栄知の高度の能力とフレキンピリティが 確保される。 このことは、また、 画像処理能力の 大幅な増強を可能にし、 そのような大きな画像処 翅能力をその他の処理能力と共に利用することに よりこれまで知られていたかった形のサービスを 提供することが可能になる。 その例としては、 例 えば、 写真及びその他の画像の復元、 修復、 ある いはファクシミリ文書をそのバックグランドにあ る異質なものを取り除いて遺傷されたイメージと 同程度あるいはそれ以上に鮮明にするクリーニン グ処理等が考えられる。 このシステムは主に処理 能力をうつのオペレーション単位に狙み入れられ る故に、 比較的小きなパッケークに對人すること ができる。パンド協に叫する制約や配数等の物理

出力を示す。

また、銀は8回は画色処理PCを用いたリモート伝送システムを示す。

京 (音図乃 至京 52 関は、 イメージシステム ブゥセッナの P Cを 機 々 な 月 金 に 応 用 し た 実 越 例 を 示 し て い る。 例 え ば、 京 4 3 図 は 多 並 化 を れ た 入 出 力 デ パ イ ス を 有 す る パ ー ソ ナ ル 用 の デ ス ク ト ッ ブ 型 画 象 処理 P C を 示 し、 こ の 例 で は、 物 体 ま た は コ ピ ー 対 象 番 越 は、 光 学 京 4 5 0 7 及 び C C D ( 電 荷 結 合 素 子 ) 突 底 に よっ て 最 位 あ る い は 検 出 き れ る。 こ こ で 検 出 さ れ た 仮 報 は、 A / D グ ー タ 収 集 差 値 49 0 4 に よって ア ナ ロ グ 悟 報 か ら デ ィ ツ タ ル 情 報 に 変 検 き れ る。 こ の デ ー タ 収 乗 突 底 (9 0 4 は、 デ ィ ジ タ ル の 検 出 情 組 を イ メ ー ツ ツ ス テ ム ブ ロ セ ッ サ ( 15 P ) に 供 給 す る。

コントローラエンジン 4305は、 COD 装 変 及 び プリント アセン ブリ 4309の 双 万に 所 要 の タイ ミング 信 号 を 供給 する。 ブリント アセン ブリ 4303は 文 替 (コピーまた はファク レミリブロ ダクト ) 4510を 出 力 する。 制 御 コンソール 4302は、 例 えば キーボ

特問平3-211656(27)

T-833 P.055

ード、マクスあるいはその他前述のイメージ入用 デバイスで構成することができる。 LOD(被品)虫 たは CRI(ブラウン省) ディスプレイ 4909はは興 えばユーザへのビジュナル情報提供のために用い られる。 ディスプレイ 4903、 ISP/メモリ 4900 及 びプリントアセンブり 6808は、 処理された画像デ ータを伝送する画像課程パスにより互いに接続さ れている。

Sep-23-2008 02:48pm

第50回はイメージシステムプロセッサ5080の原 れた区用例を示し、 この例においては画像はやは り保安施設における使入者の有無など外界から情 報を収集するCCB 装置 5004またはその他のセンサ によって使出される。 この接収はイメージシステ ムプロセッサ5000の外部メモリであるフレームバ ッファまたはYRANSOD3に記憶される。 あるいは、 このISP をパターン(または人物)忍職疑屈とし て用い、 出力制即情報をラッチ5009に供給するよ にしてもよい。 この情報は倒えばドアロック、 工 場における工程等のような被制理機構5005を制理 するのに用いられる。 また、ラッチ5008からの出 力は出力ディスプレイ 5010にも供給することがで きる。 プログラムおるいは命令はあらかじめハー ドディスクドライブ 5002または光ディスク 5001に 記憶されている。 これらのダパイスは上記の母安 施建等における侵入者のイメークなど、 何らかの 優報の発生を記録するのにも使用することができ る。 統計学的な記録審積手段5007では、 システム の状態及び何らかの事象の発生に関するデータが 足段され、 春秋される。

第51回はヘッドヘルド型の調整処理用PCの概略 構成を示す。 この場合、 イメージシステムプロセ y y 510 g は 位 革 情 報 入 力 を 供給 す る 2 つ の CCD デ パイス5105とり入力を得、この位置情報入力を処 理してユーザが与えたジェスチ+の情報及びPCの 制御領観を抽出する。 そして、 例えばユーザの手 生たは既似ベンの位置と方向がゲバイスの制御の ために、 あるいは ISP と共に有思のメッセージま たは文字を抽出するために用いられる。 フラット パネルディスプレイ 5104はこのハンドへルド型PC の出力情報を表示する。オプション的には、外郷

カメラ5103を用いれば、 ユーザは例えばハンドへ ルF型PCの提野外のイメージを収集することがで きる。 また、 ホストボート あるいはブリンタボー トを設けるならば、ユーザはハンドヘルドPC内の 情報をダウンロードし、 あるいはブリントするこ とができる。

第52回は、 ホスト5205を有するネットワーク様 政における ISP の応用例を示し、この構成では、 リモート方式であるいは何ろかの中央局でオフラ イン収集されパッファ 5201に配分された所要画像 情報がカスト5205により供給され、 四元構成の画 産処理用PCはこの慣報を用いてイメージシステム プロセッナ5200に情報を供給する。 情報を取得す る1つの方生は、 フロントエンドプロセッサ5206 と共に用いられるスキャナ5207によるものである。 このような函数処理用 PCの 原価版(第48回の構成 に比べて)によれば、 イメージ収集タバイスのネ ァトワーク化によって 疑惑共用 (リソースシェア リング)が可能となる。 また、 ブリンタインター フェース5203及びこれに搭続されるプリンタ提供

5204によりプリンタポートを得ることもできるが、 これによれば、 ユーザは国依あるいはイメークシ ステムプロセッサによりエンハンスされたイメー リの外、登通の文章情報及びグラフィック情報を さむ複合文書をプリントすることができる。

**並列処理とメモリインテラクションがすべて単** ーチップ上で行われ、 かつられと相負ってオール チップ制御になるプロセッサーメモリ構成とオペ レーションモードの広覧なフレキシビリティが強 保されるこの画像処理システムのコンパクトな様 成は、 画色アータ入力並びに450!! 入力を受け入 れる西亞的環用PCの能力及びこれら2種類のデー タを同時に利用する能力を助長するものである。

#### 「1」計数回路

部 53図は色々な処理アルプリズムを用いて面像 アータを処理する助作が可能な画を処理シスケム 5310を示す。 ビデオカメラ、 ステールイメージカ メウ、 バーコードリーダ等の画像処理用デバイス 5312(藍皮用がパイス)は、 甌皮を捕捉するため に用いられ、 そのテータを呵仰データメモリ5314

持開平3-211656(28)

に供給する。 このように捕捉された頭像のテータ は、アドレスジェネレータ5318によりアドレス指 定されたイメージプロセック5316によってアクセ スされるまで醒像データメモリ5314に記憶される。 第1回及び第2回に示すプロセッサのようなイメ ーツプロセッサ5JiSは、ヒストグラム作成等画像 アータに対する統計学的プロセスを含む信号処理 動作を実行する。また、調像データ中の「11の 計散値を得るために「1」計数回路5320が設けら れている。 函位データ中の投影級沿いの「1」の 趾のような情報は画像データの 統計学的分析のた めに用いられ、 その分析結果はパクーン 図数等に 用いることができる。 例えば両位アータのヒスト グラムを所定の頭像パターンのものと比較しても れらのパターンが一致するかどうかの認識を行う. 出力デバイス5322はイメージプロセッサ5316に接 挽されており、 画象処理システム5310の何らかの 出力を設示するのに用いることができる。 出力デ パイス5322としては、 モニタテレビあるいはハー ドコピー作成デバイス寄を用いることができる。

A で示されているもう1つの出力は最小化 された「1」計数回路で思いられるが、 これにつ いては以下に説明する。

上記マトリクス5424の各カウントセル 54252~ 54261 はABD ゲート及びXOR ゲート ( 非他的 OR ) を有する。 倒えば、 カウントセル 5426a はAKD グ ート5428g 及びこれと結合されたIOR ゲート5430 a を有する。 AKD ゲート5428z のような18D ゲー トは、 そのナペての入力が論既レベル「1」であ る場合及びその場合に限って出力が論理レベル「 1 」となるAHD 機能を果たす。 ABD ゲート5428s は入力5432。及び5434。と出力5436。を有する。 従って、入力5492m 及び5434m の論理レベルがど 5 6 も 「1」の時出力 54762 も 「1」になる。 ま た、 入力のどらかが「0」であれば出力 5435m は 「O」である。

IOR ゲートは、 もの入力に可数の「1」が印加 されている時のみ出力に知理レベル「1」を主じ させる。 例えば XORゲート 5430aはその入力 5440a 及び5442\* のどちらか一万だけが「1」になって

上記の質量処理シスチム 5310について少し考え て見るならば、 この兎明を有利に適用し得ると考 えられる環境の一例がわかるし、 また上兄の説明 は何ら「1」計数回路の応用性を阻定するもので はないということは明るかであるう。

次に、 第54図には「1」計数回路5320の論理ゲ ートレベルの実施例が示されている。 図示の「 1 」 計数回路5320は、 カウントセル54268~54261のM 行×N列のマトリクス5424からなり、この何では #=3, R=4である。 ここで、入力2進ストリングの ピット散がX。ピットとすると、 Mは次式で求める ことができる:

M = 1 o E z (X . + 1) ただし計算結果は大きい側の最寄りの整数に丸め 5. ± t, N #:

N = X.

で お る。

マトリクス 5424は X で 及されている 2 進ストリン グを入力してYで長されている2進数を出力する。 この出力はその2 進ストリング中の『1」の数を

いる時のみ出力 54382 が「1」になる。

カクントセル 54280 においてはマトリクス 5424 の他のすべてのカウントセル同様に、 ABD ゲート 5428a は IOR ゲート 5430a に結合されている。 A aD ゲート5428aの入力5432s は IOR ゲート 5430s の入力 5440m に接続されている。 AMDゲート 5428m の入力 5434a は YOR ゲート 5430 m の入力 5442 m に 登録されている。 以上の装装関係により、 AND ゲ - ト 5 4 2 Bm には IOR ゲート 5 4 3 0 m と同じ入力が供

カウントセル 54288万 至 54261はマトリクス 5424 の行及び列をなすように配列されている。 ここで、 カウントセル 54284、 5426b 及び 5428a の相互検証 を倒に取って、マトリクス5424全年の钼互接統構 成を説明する。 求54図に示すように、 カクントセ ル54268 はカウントセル 54266 の左側でカウント セル 5428a の上側の位置に配置されている。 安た、 カウントセル 5428g はカウントセル 5426b に接続 され、 カッントセル 54286 の 108 ゲート 5430の出 力 8438はカワントセル 54262 の入力 54322 及び

特問平3-211656(29)

5410a に接続されている。 きらに、 カウントセル 5426c に接続され、 カウントセル 5426c に接続され、 カウントセル 5426c の 180 ゲート 5428a の出力 5436は、 カウントセル 5426a の入力 5434a 及び 108 ゲート 5430a の入力 5442a に接続されている。 ここでは明した相互接続回ばは、 行間接続についる。 ここでは明した相互接続回ばは、 行間接続については、 カウントセル 5426a との関係を用い、 また列間接続については、 カウントセル 5426a との関係を用い、 5426a との関係を用い、 こことができる。 また、 ことを作に延延して適用することができる。 また、 ことを けっこう 5424c に行 そ 列を入れ換えて実施 こことを できる。 また、 ことを すっこう 5424c に できる。 また、 ことを できる ことができる。

ここで、マトラクス 5424の構成をさらに詳しく 説明するために、行及び列に言及する場合は下記 の約束に従うものとする: 行には行春号(N - 1) を付すと共に、列には列番号(N-1)を付し、歴 下行を行り、右端の列を列りとする。 第54回の例 では、Mか3、Nが4 である。 さらに、(x, y)

0 」となり、 カウントセル 5(25) の XOR ゲート 5430の出力が「1」に なる。 このカウントセル54 261 の XOR ゲート 5430の 論理レベル「1」は 行 0 に拾って伝送され、 8 カウントセルの XOR ゲート の出力は対応する X 入力に「1」が入る 等にトグル助作する。 従って、 図示の 加く上記 2 遅ストリングが供給された場合、 カウントセル 5426kの XOR ゲート 5420の出力は 監理レベル「1」のままであり、 カウントセル 5426 1 の XOR ゲート 5430の出力は 「1」になる。 その 該 果、 行 0 の出力は「1」に なる。 その 該 果、 行 0 の出力は「1」、 四 5 70 = 「1」となる。

行 1 でも、 今 10 R ゲートの出力は 30 様 にトゲル助作する。 即 5、 カ ク ン ト セル 54 26 b の 10 R ゲートの出力は、 カ ウ ン ト セル 54 28 l の 1RD ゲート 54 28 k り 「 0 」が供給 さ れ て お り、 「 0 」 で あ る。カ ウ ン ト セル 54 26 g の 10 R ゲート 54 20 の 出力は、 こ の セルに は カ ク ン ト セル 54 26 k の 18 D ゲート 54 28 k り 共に 「 0 」が供給 さ れ て お り、 「 0 」 の ま ま で あ

の位面にあるカウントセルを見ると、 感傷又及び Yはそれぞれカウントセルの列音号及び行券号を 示している。 例えば、 カウントセル 54262 は ( 3、 2 ) に位置している。

ここで説明の便宜上 2 造ストリング 1101 (X n = 1、 X n = 1、 X n = 0、 X n = 1) がマトリクス 5424の 行 0 に供給されるものと 仮定する。 する と、カッン トセル 54261 の AND ゲート 5428の 出力が 「

る。 そのため、 カウントセル54266 の XOR ゲート5430の出力は、 カウントセル54266 の XOR ゲート5430より「0」が、 カウントセル54266 の XOR ゲート5428より「1」が入力されており、「1」となる。 生た、 カウントセル 54260 の XOR ゲート 第30の出力は、 カウントセル 54267 の XOR ゲート 100 より「1」が、 カウントセル54261 の XOR ゲート 100 より「1」が 入力されており、 「0」となる。 その結果、 行1 の出力は「1」、 町ち Y:

行 2 では、 カ ッ ン ト セ ル 54264 の 10 R ゲ ート 54 30 の 出 力 は、 ハ ー ド ウ ェ ア 結 様 に よ る 「 0 」 及 び カ ゥ ン ト セ ル 5426b の AND ゲ ート 5428か う の 『 0 」 な 入 力 さ れ て お り、 「 0 」 で あ る。 カ ゥ ン ト セ ル 5426c の 10 R ゲ ート 5430 の 出 力 は、 カ ゥ ン ト セ ル 5426d の 10 R ゲ ート 5428 よ り 共 に 知 理 レ ベ ル 「 0 」 が 供 給 さ れ て お り、 「 0 」 の ま ま で あ る。 そ の 結 果、カ ゥ ン ト セ ル 6426a 及 び 5426b の 10 R ゲ ~ ト 5420 の 出 力 は 共 に 「 0 」 と な り、 行 2 の 出 力 は 「 0 」 、

特問平3-211656(30)

即ち Y 1 = 「O」となる。 そのため、 図示的の入力 2 並ストリング X = 1101 に対するマトリクスの出力 2 遊散 Y は Y = 011、 即ち 10進数の 3 となる。 実際、 この 2 遠ストリング入力 X = 1101中の 「1」の数は 3 になっている。

ここで、「1」計数回路 5320が入力を受けてクロック信号の必要なしに出力を出す非同期回路であるということは明らかである。 従って、マトリクス 5424では、入力が入ると同時に出力が発生し、信号はマトリクスを通じて伝統する。マトリクスを通しての最長伝統時間は、信号がカウントセル 54261、54266、54266、54266、及び 54262 を含む最長経路を通って伝統するのに要する時間であるう。

第54回のマトリクス 5424は 矩形状マトリクスで、多数の同一複成のカウント セル 5428よ りなる。 このような性格のため、「1」計数回路はコンベクトに作ることができ、 半部体マスク型造のためのレイアウトもを見である。 しかしながら、 マトリクス 5424は、 カウントセルまたはゲート あるいは

比して、 このように図1行に3つ、 第2行に2つ、合計5つのカケントセルしか持たない最小規模構成のマトリクスによって、 4ビットの2班ストリング中の「1」の数を計算することができる。

カクントセル 5548a 乃至 5548e は、 各々、 第54 図に示すフルマトリクス 5424の カクントセルと同様、 4MD ゲート 5548及びこれに結合された IOR ゲート 5558 L りなる。 カクントセル 5546c 乃至 5548c の入力には 2 進入力ストリング Y が 供給される。 また、 かは 5546 a 及び 5648c の出力には出力 2 進設 T が生じる。

2 遊取出力 Y の最上位ピット Y2はカウントセル

もの両方の数をさらに少なくすることにより、 な お一周泉小坂ほ化することもできる。

第55国には、 4 ビット2班ストリング入力用の 最小規模構成の「1」計数回路マトリクス 5544が 示されている。 このマトリクス 5544は相互接続さ れたカウントセル 5545 a 乃至 5545と具備している。 並小規模構成のマトリクスの場合、 行数M及び各 行のカクントセル数 N はそれぞれ下記の式により ほえられる:

M = 1 o E z X .

計算結果は大きい側の最寄りの整数値に丸める。

& ≃ X . - 2 '

ただし、 X。は入力 2 塩ストリング X のビット 改であり、 r は 0 から (x ・ l) の 前 囲 の 行 管 号 で ある。 第 5 5 図 の 例 で は、 入力 2 進 ストリング X のビット 設 X 、は 4 で ある。 徒って、 上 起 の 式 を 用 い る て、 行 数 M は 2 と な る。 第 1 行 に つ い て H を 計 算 す ると r = 0 で ある か ら、 N = 1 と 求 まる。 第 2 行 に つ い て は、 r = 1 よ り N = 2 と な る。 フ ル 滑 成 の マ ト リ ク ス (第 5 4 図) で の 1 2 個 の カ ウ ン ト モル に

5546m の 10R ゲート 5548の 出力 5560 応 発生する。 また Y iはカクントセル 5546m の 10R ゲートの出力 5562 に生じる。 最下位ビット Y a はカクントセル 5546c の 10R ゲート 5550の出力 5584に生じる。

この最小規模構成のマトリクス 5544は矩形マト リクスではないから、 カウントセル間の相互接続 財保は前述の矩形マトリクスと異なり変更されて いる。 待に、 フルマトリクスと対比して(x,x) の 位置にカウントセルが欠けている場合。 その位置 のすぐ「下」の行のカウントセルがそのすぐだの カゥントせル (x+1.x)の XOR ゲートの入力に接続 される。 また、 フルマトリクスに比べて2つ以上 のカケントセルが欠けている場合、 例えば、 座ぼ (x,y) 及び(x+ 1.y)の2つのカウントセルがない 場合は、 (x+1,y-1)の位置のカウントセルの LHD ゲートの出力を(x+2,z)のカウントセルのXOR ゲ ートの入力に接触しさえずればよい。 第55回の実 遊例では、 (0,1) 及び(1,1) の位置のカウントセ ルガ欠如しているから、 (1,0) の位配のカッント セル5546e のANDゲート554Bの出力は(2.1) の所

特間平3-211656(31)

のカゥントセル 5546b のARD ゲート5548及びXO R ゲート5550の入力に遊鹿されている。 また、フ ルマトリクスの実施例と比べて、(0,0)の位置の カウントセルも欠けているため、 X . は (1,0) の カウントセル 5548e のARD ゲート5548及び IOR ゲート 5550 の入力 5558及び 5558に 直接接続され ている。 さらに、 座棋 (1,0) のカクントセルも欠 対しているから、 出力 Yzとしては (3.1) の所の カウントセル5546a の AND ゲート5548の出力5560 が瓜袋用いられる。

前出の入力を進ストリング! = 1101 ( X 1 = 1, X a = 1、 X r = 0、 X m = 1 ) を入力として用いる と、 カウントセル 546eの1KD ゲート6538の出力は 「ひ」であり、 向カウントセル5546g のYORゲート 5550の出力は「1」である。 カウントセル 5545a の XOR ゲート 5550の出力論理レベル「1」は行り を介して伝摘し、 各カウントせルのIOR ゲートの 出力は各々対応するエサス力が「1」となる毎にト ブル動作する。 従ってカウントセル 554Gd の708 ゲートの出力は「O」となり、 カクントセル5546

c の XO8 ゲート 5550の 再成出力は「1」になる。 モの粒果、 行0 の出力としては「1」が得られ、 Y.= 「1」となる。

2番目の行(行l)では、 カウントセル5546b の AND ゲート5648の出力 Z は、このセルにはカウン トセル 55468 の AKD ゲート 5548より「O」が供給 されており、 FD」でる。 カワントセル 5548b の IOR ゲート5550は、 カウントセル5546e より「OJ が、またカウントセル 6546d より「1」が供給さ れており、「1」を出力する。 カケントセル 5545 ェ の 10R ゲート 5550は、 カウントセル 5546c より 「ひ」が、カクントセル5546b 上り「1」が供給 されており、「1」を出力する。 その精楽、行1 の出力は「1」で、 Υ、=「1」となる。 さら に、 カウントセル55462 の 480 ゲート5548の出力 であるY\*は「0」となる。 従って、出力2進数Y はず = 011 となり、 入力 2 進ストリング! = 1101 中に3つの「1」があることを示す。

上記マトリクス5544は、 破線で筒かれているセ ル 55466 の 180 ゲート 5548のような一郎の鈴座ゲ

- トを望くことによりさらに小規模化することが 可能である。 この 180 ゲート 5548の出力 Z は出力 2 遊数 7 を狙み立てるのにはふようであるから、 このゲートは省略することができる。 従って、 乗 小規模構成のマトリクスでは、 同じ行中の欠如し たカウントセルのすぐ胖のカクントセルのAED ゲ ートは省略可能であり、 これによって「1」計数 回路のサイズを一層紹小することができる。

ここで、 この類別の顧問が本願で開示説明する **歯 器の実施例に推定されるものではないというこ** とは言うまでもない。 特に、 上記以外の異歯例と しては、 当技術分野では良く知られているように ここで説明した異菌例に基づきブールロジックに より誘導可能な回路の実施例等が含まれる。 例え ば、 IND ゲート 5548のようなAND ゲートは MAEDゲ ートにインパータを結合しても全く同等に尻筋す ることが可能である。 さらに、 当技能分野では周 知のド・モルガンの定理により AHD 機能はDRゲー トの出力にインパータを結合すると共に、そのOR ゲートの入力を反転させるやり方でも異路可能で

ある。 上足のようにこの発明より器跡可能な代替 的回路もこの発明の範囲内に含まれるものである。 次に、第56図には、この発明の文字認識の応用

例が示されている。 ピクセルのマトリクス 5866は 文字「F」を形成するように配列された「O」及 び「1」で構成されている。 このマトリクス 5666 のピケセルは前述の画象処理アペイスで収集し、 国産データメモリに記憶したものであってもよい。 ピクセルマトリクス 5666は、 行方向及び列方何に 処理され、それぞれ各行の「1」の数の計数値( 行方向カウント) 5668及び各列の「1」の数の計 数値(列方向カウント)5870が得られる。 行万向 カワント5668はピクセルマトリクス5666の各行を 2 週ストリング入力 X として「1」計数回路に供 給することにより得られる。 このように、 各行毎 た「1」の数の計数低が得られる。 第56回の例の 場合、キャピタル文字「F」の最初の2行には「 1」のピクセルはない。 行るにはこの文字の数初 の機器を形成する4つの「1」がある。 行じには 「1」は1つしかない。また、行ちには文字「F」

特間平3-211656(32)

の2番目の横線を形成する3つの「1」がおり、 行る及び7 にはいずれも「1」が1つずつ合まれ

同様にして、 列方向カクント5870はピクセルマ トリクス5866の各行を「1」計数回路に供給すこ とにより得られる。 列(及び2 には、 どちらも「 1」は入っていない。 列3 には文字「F」の縦箱 を形成する5つの「1」があり、 列し及び列5 に はどちらも2つの「1」が入っている。 また、列 5 には「1」は1つしかなく、 列7 及び8 には「 1」は全くない。

このようにして、 この発明によれば、 パターン 卫語システムでは、 すべての文字、 キャラクタ及 びどのようなイメージであっても行方向カウント 及び列方向カウントをヒストグラムとして作り、 足位することができるので、 これらを新しい文字 面色サンブルに対する比較基準として用いること が可能である。

この発明の上記異施例では、 入力2進ストリン グの「1」の数を計数するが、「1」計数回路マ トリクスの入力にインパータを付加することによ り2週ストリングの「O」の数を計数するよう動 作する「0」計吐回路を用いた実施所ももとより 可能である。 このような「0」計数回路はこの発 餌の他の寒盛餅の1つであり、この発明の風田内 に含まれるものである。

以上、この発明について詳細に説明してきたが、 特許資水の範囲に記載したこの発明の座号並びに 韓囲を逸脱することなく数多の変更、 置換及び改 並を行うことが可能なことは明らかである.

#### 冬度プロセッサの詳細説明

以下、第29四万至第45回を多照しつウマスター プロセッサ、 パラレルプロセッサ、及び転送ブロ セッサについて部間に説明する。この題明は特許 額求の範囲に記載した本願発明の動作。 作用を理 解する上においては必ずしも必要ではないが、 個 々の具体的な姿態例を得る上においては有用であ ろうと思われる。 実際に使用されるシステムの手 細はそのシステムの要件によって決まり、 以下に 論ずる内容からも大きく異なってくる場合もあり

存る.

#### バラシルプロセッサ

#### 

第29回には、 河期及び色々なパテレルプロセ ッナ間に流れるその他の情報の靭御を含め、 イメ ージシステムプロセッサの動作を斜容するのに用 いられるマスタープロセッサ12の詳細な構成が示 されている。 マスタープロセッサ12は、 合分を実 **行するが、その命令はオプコード回路2511(オブ** コード:OPCODE;オペレーションコード) 及びレジ スタファイル 2501によって 封留されるオブコード を育する32ピットワードを用いることができる。 プログラムカウンタ (PC)2903は 制御ロジック 2904 の制力下において動作し、 パス172 からオプコー アレジスタ 2911への命令のローディングを制御す る。 初海ロジック 2304は命令を解禁し、マスター プロセッサ12でのオペレーションを与えられたの 今に及づる知知する。

至数核耳鏡面(ALU)2902 の他、 このマスタープ ロセッサには2つの部分からなる浮動小歌点演算

毎年が設けられている。これら2つの部分とは、 1つはマルチブライヤ 2905、正規化回路 2306及び 指数加算器(EXP)2307 で構成された浮動小数点乗 事器であり、 他の 1 つは事前正規化回路 (PRENORM )2308 、 演算設置 (AT)2868及び享養正規化シフタ (SAIFT-NORM)2910よりなる拌動小弦点加度器であ

プログラムカウンタ 2503は 32ビット命令を現る 込む必要がある時、 パス172 に沿ってアドレス出 力を供給するために見いられる。 駐政波算器置28 02は、 オプコードレジスタ2811により解胶された 命令に従って動作して、 マスタープロセッサの外 **町に接続されるキャッシュメモリからのゲータ肢 み込みを制御するアドレスを発生することができ** そのアドレスはベス[7] を介して出力される。 こ れに対するデータは、 キャッシュメモリよりパス 171 のデータ邸を通って供給され、 レジスタフェ イル2901に記憶される。

上記の命令パス172 及びデータパス171 はそれ ゼれナトレス部及びテータ部よりなっている。 む

特問平3-211656 (33)

合パス172 の場合、 アドレス耶はプログラムカク ンタ2803からアドレスを受け取り、 アータ部はオ ブコードレリスタ 2311にデータ (命令)を取り込 むよう投稿されている。 生た、アータバス171 で は、 ナドレス部は生效次算茲量2902の出力からア ドレスを受け、 *ア*·一夕 町はレンスタファイル2901 に铰統されて、 データは書き込みサイクルならば レジスタファイル290]から出、 既み込みサイクル ならばレジスタファイル2901へ入れられる。

マスタープロセッナ12の各様成要素類の相互動 作の態様は当技術分野においては周知である。 た とえば、 グラフィックスプロセッサの動作形態の 一個が「浮動小数点コプロセッサ(双対プロセッ ナ)」という名称のカール・ガッターグ、デビッ ド・ガリー、 及びジェリー・ヴァン・エイケンに よる同時保護米国特許出賦(出願者号述387,472; 1989年7月18日出駅、 本甌中に引用)に関示され

#### <u>パラレルプロセッサの助作</u>

末1回及び取2回に示す 4 つのパウレルプロセ

レーションのためにスプリット(分割)可能であ

前にも遊べたように、 パラレルプロセッサは、 使用上のフレキシどりティを確保するため、 同じ 命令によりオペレーションを夹行する{SiND; 単 一命令多重アータモード)よう構成することもで されば、 独立命令ストリームにより実行する(RIN p; 多重命令多重データモード)用標成すること 可能である。 KINDモードでは、 パラレルブロセッ ナを互いにロックステップ関係でランさせ、プロ セッサ間で効率的な同類データ振送を行うことが てきる.

偶然同じメモリを同時アクセスしてしまうので はないかという気容労からプログラマをかいほう するために、 クロスパスイッチにはコンテンジョ ン優先頭位指走ロジックが内置されており、また パラレルプロセッサにはリトライロジックが内蔵 されている。

パラレルプロセッサ100 ~ 103は同じ倫理設計 になっているが、システム内部での投稿関係で2

ァサ(PP)100~103はシスチムオペレーションの大 半を共分する。 これらのパラレルプロセッサは各 々高度の並行処理能を有して。 各サイクル毎に限 定命令セット計算機のようなオペレーションを沢 山実行することができると共に、 尨大なデータ処 理能力を有し、 特に蓄象/磁形処理においてその テータ処理能力を発揮する。

これらの各パラレルプロセッサは、 クロスパス イッチを介してメモリへのアクセスを1サイクル 当たり命令について 1 回、 データについて 2 回 合計3回行うことができる。 また、各パラレルプ ロセッサは各サイクル毎にマルチプライ(情報) 波算及びALD(次算・登理要選)オペレーションを 変行することができると共に、 次の2つのデータ 転送のためのアドレスを虫成することができる. そして、効平的なループロジックにより3つのネ ストされたループ(入子形ループ)のサイクルオ ーパへっドをゼロにすることができ、 塩皿値「1」 を扱うための符辞なロジックが狙る込まれており、 さらに ALE はバックされたピクセルに対するすべ

つの差異的特徴がある。 まず、 これらの各バラレ ルプロセッサにはハードワイヤード方式により一 '食の2ピット類別番号が供給され、これによって プログラムはアドレスのような各ペラレルプロセ ,サ固有の情報を生成することができる。 次に、 SIND用として構成された場合、 1つのバラレルブ ロセッチ、 即ちPP100 が「マスター」SINDマシン として動作し、 すべてのパラレルプロセッサだ代 わって命令フェッチを異行する。 それ以外のパラ レルプロセッサは「スレーブ」マシンとして動作 し、単に与えられた命令ストリームを実行するだ けてある。

#### 内部インターフェース

或30図に示すように、 ペラレルプロセッサ 100 ~103は、命令ポート3004、グローバルポート300 5及びローカルポート3006年の沢山のインターフェ ース並びにプロセッサ間通信リンク40を介してシ スチムの他の各部に接続されている。

命令ポート2004はKJKDモードにおいてはそれ目 体の命令RAN 10-1(10·5, 10·5 定たは10·14)に設

#### 特開平3-211656(34)

鉄され、 SINDを一ドに おいては、 他の パラレルブロセッサの命令パスに 接近される。 SIND用として機成された混合は、 「マスター」 SIKDパラレルブロセッサ 100 の あがそ の 命令パス状にアドレスを出力する。また、 命令ポート 3004 は 転送プロセッサ 11に キャッシュミス 情報を伝送する のにも 使用

グローバルボート 3005tk、 クロスパスイッチの全 & に 亘って 定る パラレルブ ロセッサ 専用の パス に 固数 されている。 このパス を 径で、 パラレルブ ロセッサ は クロスパスイッチ が 袋 続 された メモリ 10の どの R k ii にも アクセスする ことが できる。 アータの 転送 サイズは、 一般 に 8, 15 また は 32ビット である。 この ポート に 関連する コンテン と に けって お か は 像号 12 i 0 は クロス パロ ジック に よ りょうイブ され、 リトライを 実行しなければなっない時 そのことを 指示する。

ローカルはート J006は機能的にはグローバルギート 1005と類似しているが、 これかアクセスできるのは、 各パラレルブロセッサに勧理的に対向す

る位限のクロスパスイッチが授続された RAN だけである。 しかしなから、 SIRDモードにおいては、 4 本のローカル PPパスト を直列に 授続して「共用」 疑み込みを 指定し、 すべてのパラレルプロセッサ ( 生たは その部分集合) に同じアータを供する ことができる (RAN 10-0。10-2、10-3、または 10-4の中の 1 つから)。 その場合は、 「マスター」 SIND パラレルプロセッサ100 のみがアータの T F レスを供給する。

NINO様 広にもいては、 PP ( パラレルプロセッサ)
プログラムをロックステップ関係で実行できるようになっている。 それには、 プログラマがコードの 試当部分にLCK 及び ULCKのパウンドを付すことにより消示する。 各パラレルプロセッサにつき L 出力ずつからなる 4 つの信号 J0 20はこれらのパラレルブロセッサがこのようなコード部分に 選過していいる やっていとを指示する。 パラレルブ ロセッドを同期して災行することができる。

上に速べた上うに、グローバルボート3005及び ローカルポート3006には、コンテンションが起こ った時及びリトライが必要な時を知らせるための 信号3210及び3211(第32図)が供給される。 SIND モードの構成になっている場合は、 コンテンショ ンの問題がすべて解抗されるまですべてのバラレ ルプロセッサは命合実行を休止しなければならな い。 そのために、 すべてのパラレルブロセッサ間 には、 いずれかのパラレルプロセッサがコンテン ションを検出した時アクティブ化される包号3007 が伝送されるようになっている。 次の命令は、こ の信号がイナクティブ化された時のみパラレルブ ロセッサによってロードされる。 この信号は、「 マスター」SINDパラレルプロセッサ100 がキャッ シュミスを検出した時にもアクティブ化される。 BINDモード接収では、 信号3007は無視される。

SIND構成の場合は、 パラレルプロセッサ間にスタックコヒーレンシー (コンシステンシー) が維持されなければならない。 従って、 条件付きコールを行う時には、 「マスター」 SINDパラレルプロ

セッサ100 から「スレーブ」518Dパタレルプロセッサ101 ~ 103へその条件が真であって、「スレーブ」バラレルプロセッサ101 万至 103は戻りアドレスをブッシュすべきでもるということを指示する個分3008が必要である。

これ以外に SINDコヒーレンシーが維持しなけらばならないのは、 割込みが尽こった時である。 この条件を取り込むために、 「マスター」 SINDバラレルプロセッサ100 によってアクティブ化される 体号3003があり、 「スレーブ」 SINDバラレルプロセッサ101 ー 103はこの信号を常時在視する。 バラレルプロセッサ100 ~ 103はすべてこの信号がアクティブ状態の時割込み延復命令シーケンスを変行する。

もう一つの SIND 割込み 関連 信号 3010 は、 「マスター」 パラレル プロセッサ 100 に 「スレーブ」 パチレルプロセッサ 101 ー 103 がイネーブル化された割込みを保留しているということを示す。 「スレーブ」 パクレルプロセッサ 101~103 は、 不時到込まれることを予期すべきではないため、この信

T-833 P.063

みによってSINDタスクに何らかの不具合が起こっ たことを指示することができる。

スパラレルプロセッサには沢山の割込み信号30 11が供給される。 これらの部込み信号は1つのパ ラレルプロセッナがメッセーツ伝達のために他の パラレルプロセッサにより割り込まれるのを可能 にするためのものである。 マスタープロセッサ12 もメッセージ伝達のため同様にパラレルプロセッ サに割り込むことができる。 、また、マスターブ ロセッサ12は、 折しいタスクを与えるためにも各 パチレルプロセッチに 割込みを掛けることができ る。 SINDの場合、「スレープ」パクレルプロセッ サ101 ~ 104中の創込みロジックはスタックコン システンシーのためにアクティブ状態に保たれな ければならず、 耐込みは君干異なる方法で処理さ れるが、これについては後述する。

パラレルプロセッサはパケット変求が必要な時、 信号3012によって延迟プロセッサに知らせる。 胚 送ブロセッサはパケット要求が処理された時もう 一つの位号 3013 によってそのことを指示する。

ドをフェッチ することができるようにセグメント アトレス及びサブセグメント番号を転送プロセッ サに伝送する。

PFC ユニット 3002 内尼には命令パイプライン 3105かある。 従って、 PFC ユニット3002はアドレ スュニット3001及びデータユニット3000を制御す るのに必要な信号3112を発生する。 あるオブコー ドにより指

足された即位データはやはり命令パイプラインか ら抽出され、必要に応じてデータユニットに送る。

PFCユニット3002だは、 割込みイネーブル(JKT EN)3107、 討込みフチグ(INTFLC)3106及び割込み ベクトルアドレス生成ロジックも設けられている。 このロジックはベクトルを終み込み、プログラム カウンタ 3100及びスチータスレジスタ (SR)3108の 内容をセーブし(迅速させ)、また到込みルーテ ィンへ分枝するために、 アクティブな割込みを使 先させ、 疑似命合のシーケンスをバイブライン31 05に 在入する。

SINO構成の場合、「マスター」パラレルプロセッ ナ100 だけが配送プロセッサに対してパケット感 求を出力する。

#### 内部摄成

パラレルプロセッサのパス構成をが第80図に示 されている。 パラレルプロセッサは3つの主要器 面、 即ちプログラムフロッコントロールユニット (プログラムフロー制御器属)3002、アドレスユ ニット3001及びデータユニット3000で構成されて いる。以下、これらの各級置について何烈に段明 する。

プログラムフローコントロール(PFC) ユニット 3002は、 第31図に示すように、 プログラムカワン タ3100に関連するロジック、即ち命令キャッシュ 初即ロジック3101、ループ制型ロジック3102、ブ ランチノコールロジック3LQ3及びPP同周ロジック 3104を有する。 このロジックは、 パラレルプロセ ョサの命令RAN 10-1, 10-5, 10-9または10-14 か らのオプコードのフェッチングを別毋する。また、 キャッシュミスが起こると、 このロジックはコー

バケット要求ハンドシューク信号3102及び3103 も PFC ユニット 3002に接続される。

PFC ユニット3002はパラレルプロセッチの一個 であり、その動作整度はSINDモードの場合各バラ レルプロセッサ間で異なる。「マスター」SINDパ ラレルプロセッサ100 は多少なりとも通常の如く 助作するが、「スレーブ」パラレルプロセッサ10 1~103は各々のキャッシュロジック3018をディス エーブル化し、 現在フラグ3105をフラッシュする。 ループロジック210% 同期ロジック3104及びパケ ァト要求信号3102、3103もディスエーブル化され る。 割込みロジックの動作性様は、 すべてのパラ レルプロセッサの動作態様が同等になるよう修正

第32図に示すアドレスユニット3001は同一構成 の2つのサブユニット3200及び3201を有し、これ らの各サブユエットは、 クロスパスイッチが接続 された RAS 10における データ記憶過所の 16ビット ・パイトアドレスを虫灰することができる。 各サ ブユニット内には、 4 つのアドレスレジスタ 3202、

#### 特間平3-21165G(36)

4つのイングックスレジスタ3203、4つの保護子 レジスタ3204、モジュロレジスタ1205及びALU 32 0.6が疑けられている。 オブコードで2つの並列テ ータアクセスが指定されると、 ナブユコット3200 はグローバルポート3005を介してアドレスを出力 し、 もう一方のサブユニット3201はローカルポー **ト2006を介してアドレスを出力する。 アクセスが** 1つだけ指定された時は、単一の共用5180数を込 みが指定されていない座り、 サブユニット3200. 3201のとちらからファレスが出力きれてもよい。 単一の共用SIND飲み込みが指定されている場合は、 「ローカル」サブユニット3201よりアドレスを供 ぬする必要がある.

また、アドレスユニット3001は、グローバルバ ス3005. ローカルバス3006のどちらかまたは円方 にコンテンションが検出されるとりトライをサポ **ートする機能をも有する** 

アドレス指定モードには、 アドレスレジスタ係 BSの有無に益い、また短周即値によるかインデッ クスレジスタによるかでプレインデキシング(PRE

リック 3305、 絵算反復ロジック及び 15×15シング ルサイクル景算器 (NULT)3304で構成されている。 宝た、ゲータ伝送のため登倡のマルチプレクサ33 05~2209が具備されている

さらに、多重ビクセル演算が可能なように特殊 な命令が入れられている。 ALV 3302は2つまたは 4つの向毎の部分に分割可能で、 これらの部分に より加算、被算、比較を異符することができる。 これらの波算に続いて、 悠和、 最大/最小、 及び 透過性等を異行させるマーグオペレーションを行 うことができる。 これと向じロジックを用いると、 色尿弧、色圧縮及びマスキング等のオペレーショ ンも容易化することが可能である。

データユニットの命令はすべてシングルサイク ルで実行され、 またすべてレジスタ・ツー・レジ スタサペレーションである。 これらの命令はすべ て、 クロスパスィッチに投続されたメモリ10から またはメモリ10へ、 1つまたは2つの別個にコー ド化されたロードまたは記憶(ストア)をデータ ユユットのオペレーションと並行に行うことを可 ) 及びポストインテキシング(POST)がある。 アド レスは、さらに、2の果親モジュロの有無、ビッ ト反転アトレス指定の有紙、及び共用SIND数な込 みによって、 データ空間または1/0 空間に入るよ う些飾することができる。

ナトレスユニット3001はまたグローバルボート 2005またはローカルポート3085上のアライナ/抽 出る(ALIGN/ETTRACT)3003 (舞30時)をも制御す る。 これらのアライナ/抽出番3083は基本的には RAN 10へまたは RAS 10からのパイト、ハーファー ¥あるいはワードの転送を行わせるパイトマルチ プレクサである。 また、 これらのアライナ/油出 表 3001は非 粧合 (ただしパイト 整合された)ハー ファードまたはサードをロードあるいは記憶させ る。 必要ならば、 ロードのサインエキステンショ ン(符号拡張)も可能である。

データスェット3000(第13図)は、 8つのマル チポートテータレジスタ3300、フル32ビットのパ レルンファ (B.S.) 3301、32ビット ALT (波算・ 質問答案) 330公 左右同雄「1」/「丿」の数ロ

盤にする。 即籤命令が指定されると、 それはオブ コード中の並列移動を最換する。 これら確々のま ペレーションは上記8つのテータレジスタ \$306以 外のレクスタを用いても死行することができるが、 その場合可値命合に関しては並列移動を指定する ことはできない。

### <u>パス模</u>成

第30図に示すように、 パラレルプロセッチには モのデータペスの会長に亙って走る4本のパス30 14~3017が投けられている。 これらのパスはサベ てデータの移動に用いられ、 パス数(及びレジス タの表み出しポート、 書き込みポートの数)とデ \_ タユニットのオペレーションに許容されるソー ス及び行き先とのパランスを写底して妥当な数の パスが設けられる。

左端のパス 3014 は15ビットの即価データ(左 / 右の位置調整及び符号拡張後) ゲータユニット 3000へ伝送する。 また、 このパスは即値ダータを ALB 3302を避過させ、 そこからレジスタ哲を込み パス3016ヘロードするのにも用いられる。

#### 特間平3-211656(37)

左から2番目のパス 3015 はナアレススニット 3001あるいはPFO ユニット3002のいずれかのレジ スタソースからダータユニット1000ヘデータを伝 送する。 また、このパスはグローパルポート3005 を介してメモリ10へ送られるストアのソーステー タを運ぶのにも使用され、 きらに 41.0 オペレーシ 。ンと並行して起こるレジスタ・ファ・レジスタ 遅動のソースをも悪点

その右臂のパス3018は、メモリ10からグローバ ルポート3005を介していずれかのレジスタへロー ドするため、 及びデータユニットのオペレーシャ ンの結果をいずれるのレジスタへ書き込むのに使 用される。 このパスは、 パイプラインがコンテン ション、何期またはキャッシュミスの間休止する 原ロードデータを一時的に保持するラッテ3018を

右端のパス3017は、メモリ10からまたはメモリ 10ヘデータユニットのレジスタ 2300のロードまた はストアを行うために平らローカルポート3006に よって任用される。 このパスはデータユニットの

このステージの間に所要アドレスを生成する。 モ のブドレスの上位の5ピットはコンテンション娘 出ノ優先類位指足のためクロスパスイッチ20に供 おされる.

「実行」:レツスタ・ツー・レツスクのデータ ユニット3608のオペレーション及びその他のテー タ移動はすべてこのステーツ中に行われる。 クロ スパスイッチアドレスの上記の鉄りのリピットは RIK 18へ出力され、テータ転送が実行される。 コ ンテンションが独出されると、 それが解消される までこのスチークがリビートされる。 アログラム カクンタ3100が行き先(即ちブランチ、ロールま たはりァーン)として指定されると、PC3100はこ のステージ中に書き込まれ、その結果2つの命令 の選託スロットを生成する。

#### 1 to 9

各パラレルプロセッサは下記の3つの別程の メモリ空間をアクセスする:

◆64メガバイトのオフチップのワーと笠合メモ 9 空間(オンチップキャッシュより):

レジスタ3100以外のレジスタは全くアクセスする ことができない。 また、このパスは、パイプライ - ンガコンテンジョン、 同期又はキャッシュミスの 間休止する際ロードアータを一時的に保持するラ ァナ3013を具備している。

#### パイプラインの 反要

パラレルプロセッサのパイプラインはフェッチ: アドレス及び異行と呼ばれる 3 つのステージを有 する。 以下、 これらの各ペイプラインステージに ついてそれぞれ簡単に説明する。

「フェッチ」: プログラムカウンタ3100に入っ ているナドレスがセグメントレジスタ3110の丹容 及び現在のフラグ3109と比較され、命令があれば フェッチされる。 プログラムカウンタ3100は写後 インクリメントされるかまたはループスタートア ドレス(LSA)3111 よりリロードされる。 XIND同村 ガアクティブ状態であれば、 命令フェッチの許可 または禁止が行われる。

「アドレス」:命合か1つまたは2つのメモリ ナクセスを災求すると、 アドレスユニット3001は

O 8 4 キャバイトのオンチョブのクロスバスイッ た接続されたメモリ(4、この主婦はゲータ空

◇61キロバイトのオンチップ1/0 空間、 この中 にはバラメークRIM、 メッセージレジスタ及 びセマフォーフラグがある。

各パクレルプロセッサ100 - 103の1/0 空間は 互いに分離されているので、 コードは1/0 空間を アクセスする時各パラレルプロセッサ対して一恵 のアドレスを計算する必要はない。 従って、各パ ラレルプロセッサは同じ論理アドレスの自己のパ ラメータRAN を見ることになる。 これはメッセー グレジスタ及びセマフェーフラグについても同じ である。 しかしながら、 マスタープロセッサは各 パラレルプロセッサの1/0 笠間を一会にアドレス することができる。

上記メモリの66キロバイトはあくまでもりつの 男息例であって、 これを拡張したり変更したりす ることが可能なことはもちろんである。 <u>プログラムフローコントロールユニット</u>

### 特開平3-211656(38)

プログラムフローコントロール (PFC) ユニット
3002 (第31回) はほとんどフェッチパイプライン
スチーツで動作し、命令パイプラインのローディ
ングに影響を及ぼす。 しかしながら、命令パイプ
ラインはPFC ユニット3002内にあるので、このユニットはアドレスユニット3001及びデータユニット
3000に対して信号3112を発しなければならない。
また、PFC ユニット3002はアドレスユニット3001
からコンテンツョンが記こったということを示す
信号を受け取り、パイプラインを体止する。

#### キャッシュ制御

512-命令キャッシュは4つのセグメントを有し、これらの各セグメントは各々4つのサブセグメントは32の命令を含むことになる。 各サブセグメントには1つの現在フラグがある。 ブログラムカウンタ3100は24ビットであるから、セグメントレジスタ3110は各々17ビットである。また、命令オブコードは32ビット報である。

クノリッツ世帯が販送プロセッサ11より供給され及びフィルサペをサブセグメントを変す。1ビットが旺送プロセッサバスに出力される。 (これには、バラレルプロセッサ命令バス (水平バス?)、及び記づロセッサバス (水平バス?)、及びスイッチ接段 0-1、0-8、0-12 または0-18がジッツである)。 そして、 軽楽プロセッサ アクノリッグ 11によってフィル さると、キャッシュフィルド 信号 3 [15が バラレルプロセッサに送られて、対応する サブセグメント の現 たっサに送られて、対応する サブセグメント の現 キャッシュ ス ほ号 3 [15が バラレルプロ セッサに送られて、対応する サブセグメント の現 たっサに送られて、対応する サブセグメント の最 で 3 [15 が バラレルプロ 現 5 に 3 [15 が 1 7 ] に 1 5 で 7 ] に 1 5 で 7 ] に 1 5 で 7 ] に 1 5 で 7 ] に 1 5 で 7 ] に 2 で 7 ] に 5 で 7 ] に 7 で 7 ] に

パラレルプロセッサがキャッシュミス製取の処理のために待機している時をのパラレルプロセッサに割込まれると、そのキャッシュミス処理は中止され、これによって覚まれていないコードの不必要なフェッチを防止するようになっている。

命令RAN をアクセスするのに用いられる Sビットフードアドレスはプログラム 3100の下位の 7 ビットとセグメントアドレス比較ロジック 3113からの 2ビットから作られる。 この比較ロジック 3113 は RANTクセスを者しく遅延させることがないよう迅速に動作しなければならない。

プログラムカウンタ3100の上位17ピットがセグメントアドレスレンスタ3110の 1つを一致しない場合は、セグメントをスが起こっている。 最低 世 用級 虚の セグメントが 選びだされて、ロジック 3114によりトラッシュされ、そのサブセグメントの 現在フラグ 3109がクリアされる。 しかしながら、プログラムカウンタ3100の上位17ピットがセグメントアドレスレジスタ3110の 1つと一致し、それに対応する サブセグメントのフラグがセットされている。

いずれかの型のキャッシュミスが起こるとパイプラインは体止され、 キャッシュミス信号 3115が 圧送プロセッサ 11へ送られる。 キャッシュミスア

SIND保成においては、「スレーブ」パラレルブ ロセッサ10) ~ 103の現在フラグ3109がクリアさ れた状態に保たれ、 キャッシュロジック 3101は無 祝される。 「スレーブ」パラレルプロセッサ101 ~ 103は、 SIND休止信号3007がイナクティブの時 世常に命令(「マスター」バラレルプロセッサ10 g により供給される)をパイプラインにロードす る。 「マスター」 パラレルプロセッサのキャッシ ュ3101は通常の如く動作するが、どれもSIND休止 はみ3007がアクティブの時は常にパイプラインを 休止する。 くこのような発件は「スレーブ」パラ レルプロセッサ [0] ~ 103 ダコンテンションを役 出すると生じる)。 BixD標底においては、 SiND体 止信号はすべてのプロセッサにより無視される。 パラレルプロセッサのキャッシュ3101をフラッ シュする能力はマスタープロセッサ18によりアク セス可能なメモリマップトレジスタによって持る ことができる。 このような歴能は選択されたバラ

### 特閒平3-211656(39)

#### ループ新型

ここでは、 専らアドレスユニット3001用のログックを用いる代わりに、 コンゴリューションのようなオペレーションを速度を犠牲にすることなく 返耳のアドレスによりコード化することができるようナイクルオーバーヘッド等で実行する 3 つのネスト化されたルーブが設けられている。

この特徴をサポートするために、16ビットの3つのルーブエンド(18)値レジスタ3116~3118、16ビットの3つのルーブカウント(LC)レジスタ3118~3121、16ビットの3つのルーブリロード(LR)値レジスタ3122~3124、及び24ビットの1つのループスタートアドレス(LSA) 値レジスタ3111等多数のレジスタが異確されている。これもの3つのルーブ通のスタートアドレスが共通になっているでんは紡物妥協であるが、この制物はもう2つ24ビットのループスタートアドレスレジスタを付加するだけで解消することができる。

ループレジスタ 3111及び 3116-3124をロードするのに必要な命令の数は、 ループカタンタレジス

68がブッシュされていれば別込みによってぜロに クリアされる(どのループもアクティブ状態でな くなる)。 ループには最も外側のループをしとし てしから3 までの背号が付されている。 ユーチは ループロソックをアクティブ化するためにはKLD ヒット及びCLD ヒットを所望の値にセットしなけ ればならない。 すべてのループが完了するとCLD ヒットは6 になる。

CLD ビットはフェッチパイプラインステージの間ループロジックにより自動的にディクレメントされるから、 ループ内の最後の 2命令の間はステークスレジスク 3108に書き込みを行うべきではない。

ループログック 3102がいった ルアクティブ化すれると (CLOピット に ぜ ロ 以外の 値が ある ことに より)、 その CLO ピットに より指示 される 16ビットの ループエンドアドレスレンスタ (3116 ~ 3118 の 中の 1つ) が 各命 令フェッチ の 随インクレ メントされていない プログラム カウンク 3100 と比較 される。 この比較 で 一致 の 結果が 符られる 且つ対応

タ 3 1 1 8 ~ 3 1 2 1 を、 これに対応するルーブリロードレッス タ 3 1 2 2 ~ 3 1 2 4 が 書き込まれる 時 不 に、 同時にロード することによって 放らすことが できる。この やり方で 最大 3 つの 命令を 節約 することができる。この 場合、 セーブ きれた レッス タ を 後 旧する。 即 ち 文 嚴 スイッチ 後 に 復 田 する 時 は、 ループリロードレッス タ 3 1 2 2 ~ 3 1 2 4 を ループカワン タレッス タ 3 1 1 9 ~ 3 1 2 1 よりも前に 復 旧し なければ ならない

ステータスレジスタ3108(第34図)には、ループを幾つアクティブ化する必要があるかを示す2 ピット(ピット25, Z4)が用意されている。 (最大ルーピング深さピットMLD)。 また別の2 ピット(ピット23, Z2)が現在のルーピング深さを示すために用意され(現在ルーピング深さピットCLD), 2ピットティクレメンタの形で実施されている。これらのピットはループエンドアドレスレジスタ3116~3118の中のどれをプログラムカランタ3100と比較すべきかを指示する。これらの CLD ピッテトはリセットにより、またステークスレジスタ31

するループカウンタ (3118 ~ 3121 の中の 1つ) が 1でなければ、ループスタートアドレスレジス タ 3111の内容がプログラム 3100にロードされ、ル ープカウンタ (3118 ~ 3121 の中の 1つ) がディ クレメントされ、KLD ビットがCLD ビットにコピーされる。

しかしながら、インタレメントされていないアログラムカウンタ3100とループエンドアドレスレンスタ(3116 ~ 3118)は内容が等しく、対応するループカウンタ(3118 ~ 3121)の内容が 1であると、CLD ビットが 1だけディクレメントされ、対応するループカウンタ(3115 ~ 3121)がそれに対応するループリロードレンスタ(3122 ~ 2124の 1つ)よりリロードされ、プログラム3100は次の命令へインタレメントする。

ループエンドアドレスレジスタ3116~3118は16 ピットしかないから、ループは 64Kの分より及く てはならないということになる。 また、 現在使用 中のループエンドアドレスレジスタ (3116 ~ 3118 の中の 1つ) の16ピット値の形でのループ外への

### 特丽平3-211656(40)

プランチ虫にはコールが気然現れないかどうか注意すべきである。 エーザはCLD ピットにゼロをセットしてこの点につき何う問題がないことを確認するべきである。 ループエンドアドレス比较は、ブランチ虫にはコールの 2つの母婦スロット命合の間可込みからのリターンを助けるためにディスェーブル化される。

フェッチパイプラインステージの間はループロジックが作動するから、 必要ならばルーピングと MIND同期化を結合することができる。 ループの割込みは上記向機器配ではない。 SIRDにおけるルーピングは「マスター」 SIRDパラレルプロセッサ100 のループロジックによって制御される。 この場合、「スレーブ」パラレルプロセッサ101 ~ 103 のループロジックは、 それらのプログラムカクン 9 3100は無視されるのでやはり動作可能である。

上記の根底については極々の構成要素を重換した実施例が可能である。 ややユーザに好金的なやり方は、 3つの比較器付24ビットループエンドレリスタ及び 3つの24ビットループスタートアドレ

回期して実行することが望ましいコードは LCK (ロック) 及び ULCK (Tンロック) 命令出パクンドすることにより指示される。 LCK に使く ULCKまでの命令 (ULCK を含む) は他のバラレルブロセッサとロックステップ関係で実行される。 従って、同題した名パラレルブロセッサでは、 LCK 命令とULCK命令との間の命令は同数でなければならない。

同期されたコードが実行されていると言う情報はステータスレジスタ SIOBの「S」ピット(ピット LOK かたは DLOK かかのア ドレスペイブ ライ レステーシのマスターフェーズ 車ではセット またはりせットされないが、 LCK または SLCK か合はス レーブフェーズの間次の命令のフェッチに影響をステータスレジスタ 3IOBがブッシュされている場合は 可込みによってクリア される。

パラレルプロセッタは LCK 命令(アドレスパイ プラインステージのスレーブフェーズによりデコードをれる)に遠辺すると、 同期されたコードを スレジスタを具備することである。 多ループはステータスレジスタ中の 1つのピットによりイネーブル化することができる。

共通タスクに対して作用するNIMDプログラムを 実行する時は、通常プロセッサ間で通信する必要 がある。このシステムは、「ルース(強)」通信 のためのメッセーツ伝送及びセマフェーをサポー トするが、密接に結合された(密結合)プログラ ムを実行する時は情報交換をサイクル単位ベース で行う必要がある。この場合は同期実行が役に立

タバラレルプロセッサの同期ロジック STHC/PPG 3104のレジスタには各バラレルプロセッサに対して 1つずつ 4ビットが設けられている。 ある 1つのバラレルプロセッサを同期させる他のバラレルプロセッサは、そのプロセッサのレジスタのそれらのバラレルプロセッサに対応するビットに「1」を書き込んで指示する。 同期させる予定の他のプロセッサについても、これと同様に各々のSTMC/P P33164のレジスタの変当するビットをセットする

また、 同期されるのは命令フェッチであるから、 同期されたコーマに割込みを掛けることが可能で ある。 この割込みは パラレルプロセッサの問題係 好40を直ちにイサクティブ化させる。 キャッシュ ミス及びコンチンションはほぼ 類似の結果をもた らし、ハードのュアをインステップ 状態に 最勢す る。 ただし、コンチンションの場合は、コンテン

# 持開平3-211656(41)

ションが生じた命令に疑く2つの命令がパイプラ イン中にフェッチされてからパイプラインが休止

アイトル(IDLE)命令を同期されたコードに入れ て、 あるパラレルプロセッサが制込みされた狭そ の割込みルーティンから進揚するまで、 同期され たすべてのパラレルプロセッサのオペレーション を休止させることも可能である.

同期されたコードに耐込みを掛けることができ るようにする必要があるため、 いずれか1つのブ ロセッサのプログラムカウンタPC3100を行先とし て指定した命令は、 すべて状態レジスタのちピッ トの作用を正ちにディスエーブル化(無効化)す るが(OLCK 命令と同じタイミングで)、 Sピット はセット状態を保持する。 いったん2つの遅延ス ロット命令が完了すると、 Sピット(25)の作用が **丼びイネーブル化(有効化)される。 このメデャ** ニズムによれば問題された選延スロット命令に到 込みが掛けるれなくても何ら問題はない。 そのた ぬに、 同期ロジック3104はブランチ(分岐)、 コ ニル (呼出し)及びリターン (復焉)を即一の命 令として取り扱う (2つの退配スロット命令が統 くPC9100ロードとして気行される)。 同期信号40 は2つの通路スロット命令の間イナクティブ化さ れ、 これらの命令は同期信号40を見ることなくプ ェッテされる。 LCK 命令が遅延スロットに入れる れた場合。その効果は運蕉スコット安守が実行さ れた後に発揮される。 間期されたループは、 その 「ブランテ」は実行ステージではなくフェッチパ イブラインステーツで強くので、 通常のコード回 様の挙動を示す。

同期の作用の仕方の一例が第23図に示されてい る。この祖合、 パラレルプロセッサ[02(PP2)とパ ランルプロセッサ101(FPI) は、AOとAIがそれぞ れ冬パラレルプロセッサ101 及び102 に同じてド レスを有していると仮定すると、 各々のデータDG レジスタの内容を交換する。 ここで、また、 10と iiはコンテンションを避けるために互いに異なる HAN を指示するものと仮足する。 (角じ RAN を指 示しても背効に作助するが、 奈分のサイクルが必

#### 感である)。

この例では、PPL は、PP2 がそのLCK 命令に進 してから1サイクル後にLCK 命令に進する。 この ように、PP2 は1サイクル符根する。 そして、こ れるのパテレルプロセッサは同時に記憶を行うが、 PP2 は、ロード命令をフェッチする時中ナッツュ ミスを起こす。 両パラレルプロセッサはこのキャ ッシュミスが転送プロセッサ11によって処理され るまで待根する。 その後、 これらのプロセッサは 同時に且つ同じようにDLCKをロードする。 次いで PPI が命令4 をフェッチする時にキャッシュミス を起こすが、 これらのプロセッサは今度はアンロ ックされているので、 PP2 は妨害されることなく 動作しほける。

この間型な所は命令1 と2 を組合せ、また命令 2 と3 を狙み合わせることによって更に簡単化す ることができる。 (即ち、 iCKII STの仮に『LCKI! LDVを従ける)。 このやり方でまさしくロードは 同朋されるが、 ここで必要なのはそのことだけで ある.

SINDモードでの向期は、その方式自体がもとも と同期性を含んでおり、 LCK 及び ULCk命令が目的・ を持たず、 だってコード化されたとしても何ら作 用しない。 ステータスレグスタ3108のSピット ( 26) 仏 たとえブログラムで「1」にセットされ ているとしても何の効果もない。

### 引込み及びリターン

プログラムカウンタ3100がロードされた後にお いては、 2つの遅延スロットの間割込みはロック アットされなければならない。 これによってプロ グラムカタンタ 3 1 0 Cの 22 在の 紙と プランチェドレ スを挟にセーブし、 リターンで回復させなければ ならないというような事態を好ぐことができる。 プログラムカウンタ 1109のロードは 返延 スロット 命令の間禁止されるが、 ユーザがそれでもこのよ うなロードを実行するような場合、 ロックアウト 周間は延長されない。 そうでないと、 割込みがい つまでもロックアウトされることが起こり得るか らである。

多くのプロセッチとステークスレジスク3108に

٠.

#### 特開平3-211656 (42)

はグローバル詞込みイネーブルピット(27)(1) が ある。 ユーゼは、 このピットをセット/リセット することによってマスタータスク前込み及び ILLO P(選法オブコード) 試込みを除くすべての可込み をイネーブルノディスエーブル化することができ る。 このピット(27)は、リセットにより、またス チータスレジスタ3108がブッシュされていれば到 込み疑似命合によってクリアされる。

割込みからのリターンはシーケンス POP SR。P OP PC, DELATI, DELAT2によって異行される。 この 場合、 ステータスレクスタ3108の5(27), 5(26). 及びCLD(23)。(22) の名ピットはDELAYZ命令の刑 に POP SRによってロードされるが、 その作用はブ チンチ(POP PC)命令が完了するまで抑止される。 これによってリターン会了朝に作用が現れるのを

パラレルプロセッサ100 ~ 103は、各々最大16 の耐込みソースを用いることができるようになっ ている。 これらの中 8つのソースは割込みが指定 されており、 他のソースは将来の拡張のために殺 してある。 ここで指定された耐込みは下記の通り

マスタータスク マスタープロセッサがパラレル プロセッサ100~ 103に折しい タスクをランするよう要求する (常にイネーブル化 (許可) き

Iliop 建法オブコードが検出された

(君にイネーブル化される)

ブル化された割込みのOR(無理

SINDY 5 -「マスター」SIND PP104にのみ 適用れる。 3つの「スレーブ」 PP101 ~ 103のすべてのイネー

存在しないオンチップアドレス

がてりセスされた

コンテンション コンテンションが検出された。

コンテンションを通常のやり方 で解消した後割込みを行う

転送プロセッサがPPのパケット ペケット要求

要求運係リストを使い切った!

(イグソースト)

マスタープロセッサ12がPPのメ ッセージレジスタに吉き込みを メッセーク

行う時生じる

PPO メッセージ PPO がPPのメッセージレジスタ

に書き込みを行う時焦じる

PP! メッセージ PPI がPPのメッセージレジスク に書き込みを行う時生じる

PP2 メッセージ PP2 がPPのメッセージレジスタ

に書き込みを行う時生じる

PP3 メッセージ PP3 がPPのメッセージレジスタ に書き込みを行う時生じる

### 割込みとりるま

前込みは 2つのレジスタ、 刈ち取込みフラグレ ジスタ3106(INTFLC)及び耐込みイネーブルレジス タ3]07(INTEX) によって朝春まれる。

割込みイネーブルレジスク3107は、各々対応す るピットがハードワイヤードで「し」にセットさ れたマスナーテスク及び!LLOP 到込みを除き、各 無込み毎に何別のイネーブルビットを有する。 こ のレジスタはチャットによりオールゼロにクリア される (「1」にハードワイヤードされた ビット を除く)。 ピット 15~ピット0 は使用されない。

割込みフラグレツスタ310Sは各割込みソース毎 に個別のイネーブルピットを有する。 このフラグ はモれぞれ単一サイクルの間アクティブ化される ソース信号によりラッチされる。 このレジスタは リセットによりオールゼロにクリアされる。 ヒッ ▶15~□ は使用されない。 保留のマークが付され ているピットも「O」にハードワイヤーと姿肤さ れる。 すべてのフラグは「1」を寄る込むことに よってクリアされる。 「D」を安き込んでも何の 効果もない。 これによって、 必要ならば、 耐込み を生成する代わりにフラグをソフトウェアによっ てポーリング及びクリアすることができるように なっている。 刺込みが行われると、 対応するフラ グがハートウェアによって自動的にクリアされる。 フラグがソースによってセットされようとしてお り、これと同時にクリアされようとしている場合

### **持開平3-211656 (43)**

T-833 P.071

は、セットが優先する。

村込みフラグレジスタ3108は、 ステータスレジ スタ3108の R((リストアレジスタ) ビット(19)が セットされておれば、 道常のデータレジスタと同 **機「O」及び「1」を用いて着き込むことができ** る。 これによってタスク状態復元ルーティンは刻 込み状態を復元する事ができる。

ステータスレクスタ3108の1 ピット(27)をセッ トさせることにより割込みがイネーブル化(許可) されると、 それらの割込みには優先順位が指定さ れる。 セットされるフラグを育するイネーブル化 された別込みはすべて仮免され、 すぐ次の機会に 制込みが生成される。 この場合。 下記のようなる つの疑似命令のシーケンスが生棄される:

- ① 有込みベクトルのアドレスを生成し、ブ ログラムカウンタ (PC)3100内へフェッチし (まずPCをRET 3103ヘコピーする)、 別込 みフラグレジスタ3106内のフラグを同時に 再セットされる場合を除きクリアする:
- ② RET 3103をフッシュする;

**添まの疑似命令の実行ステージがが完了するまで** 料込みロジックは割込み3108、周期ロジック3104 及びループロジック3102をディスエーブル化しな かればならない。 これによって無込みルーティン の最初の 2つの命令のフェッチングの間これらの ロジックの最節がアクティブ化されるのを防いて

割込みは、 SINDモードの場合 NINDモードの場合 とは終分異なる扱いがなされる。 SINDモードにお いては、 スタックコヒーレンシーを維持するため に、 「マスター」 パラレルプロセッサ100 からス レーブ」バクレルプロセッサ101~103へは割込み を受けているということを指示する信号が送られ る。 この位号は「スレープ」パラレルプロセッサ 101 ~ 103に各々の到込券類似の合のシーケンス を実行させる。 プログラムカウンタ3100はいずれ にしても無視されるので、 どの科込みベクトルを フェッチするかは金く問題ではない。

また、 SIND根或では、 逆に「マスター」パラレ ルプロセッサ100 ヘ「スレープ」 パラレルプロセ ① ステータスレジスク(5R)\$148をブッシュ L. SESIOS Ø S(28), 1(27) 3k Ø CL0(22), ( 23) ビットをクリアする。 また、 これらの ピットに対応する動作、 機能を実行ステー ツが記了するぜでディスエーブル化する.

コンテンション解消は、 上記シーケンスにより サポートされなければならないので、 実行には 3 サイクル以上が必要な場合がある。 向禄に、 耐込 なルーティンの最初の 2つの命令のどちらかに対 するキャッシュミスは、 パイプラインを休止させ

割込みベクトルはペラレルプロセッサ自体のパ ラノータRANIO よりフェッチされる。 これらのべ クトルは、パラレルプロセッサ180 ~ 103の各々 に対して同じ論理アドレスに存在するから、 これ らの各ペラレルプロセッサ100 ~ 103の割込み口 ひっりは同じペクトルアドレスを生成する。

割込みルーチィンの乗務の 2つの命令はどろら も LCX 命令であってはならないと言うのはパイプ ライン処理のためである。 向様の理由で、 上記の

ラサ101 ~103 がイネーブル化された初込み事故 を検出したということを示す信号を送る必要があ る。 その事象は、 例えばコンテンション、 選生で ドレスアクセスあるいはメッセージ割込み等であ る。 これらはいずれもスラーとなることはほとん と確実であるから、 それらの事業は「マスター」 パラレルプロセッサ100 上で唯一の司込みレベル により処理される。 「スレーブ」 パラレルプロセ っか101 ー 103から「マスター」パラレルプロセ ッナ100 へ 1つの信号8010が供給されているが、 これは全郎の「スレーブ」 パラレルプロセッサ 10 1 ~ 103のイネーブル化制込みの斡導和(OR)信号 である。 割込みを出しているスレーブ101 ~ 103 は、「マスター」・ツー・「スレーブ」への割込 み信号3009が行効(アクティブ)になるまで割込 み雄母命会を実行しない。

SIND体止信号3007がアクティブの時到込みが発 生すると(「マスター」パラレルプロセッサ100 より)、「マスター」・ツー・「スレーブ」詳込 みは今3008の送出は、 休止の原因が取り除かれる

### 特開平3-211656 (44)

まで選延される。 休止の原因がキャッシュミスで あるば、 モのキャッシュミスが解拍されるとすぐ 尼利込みを行うことができる。

#### <u>プランチ及びコール</u>

ブランチ及びコールはプログラムカクンタ(PC) 3100に書き込みを行うことにより災行される。 PC 3100は他のパラレルプロセッサのレジスタと同様 にアドレス指定可能なレジスタであり、 ブランチ プトレスはPC3100に音き込まれ、PC+1という値が リターンプドレスレジスタ (RET) 3103にコピーさ れる。これははブランチが実際はコールであった ばあいのリターンのために必要な何である。 次に、 このBET レジスタ3103は、コールの中に想み入れ るために遅延スロット命合のいずれかによってス タック状にブッシュされるようプログラムされる。 条件付きコールができるようにするために、 条件 付きでリターンアドレスをプッシュする命令が用 思されている。 これはブランチが行われている場 合に果行されるだけである。

前にも並べたように、 プログラムカウンタ3100

を行き先として悔定する命令は、 2番目の遅延命 含がフェッチされるまで割込みをロックアウトす る。 これによってブランチアドレスまたはリター ソアドレスあるいはその両方が指失してまうよう な問題を妨止することができる。 上記の期間中は 同朋もディスエーブル化されるが、 これについて も旺に述べた。 ループロジック3102が永りにも早 くァタティブ化されることによる割込みからのり ターンに付随する問題を訪ぐため、 上記 2つの遅 迷スロット命令の間はループエンドアドレス比較 もディスキーブル化される

#### スチータスレジスク

ステータスレジスタ3108はPFC ユニット内に設 けられ、保庇は第34四に示されている。以下、各 ピットの機能について説明する。

N(否足ピット) (31)は結果が否足の時 一郎の命令によりセットされる。 ソフトクェアで のこのピットへの客を込みは遺気の否定結果をッ ティング機構をオーパーライドする。

C ( キャリーピット) (30)はキャリーが起てっ

た時一個の命令によりセットされる。 ソフトウェ アでのこのピットへの書き込みは通常の結果キャ ターセッティング機構をオーバーライドする。

Y(オーバーフローヒット)(25)はオーバーフロ - が超こった時一部の命令により書き込まれる。 これは永久ラッチされるオーバーフローではない。 このピットの値は、 これをセット/リセットする 次の命令が実行されるまでしか保持されない。 ソ フトクェナでのこのビットへの書き込みは通常の 誇泉オーバーフローセッチィング 機構をオーバー ライドする.

2(ゼロビット) (28)は結果がゼロの時一部の 命令によりセットされる。 ソフトウェアでのこの ピットへの書き込みは通常のゼロ結果セッティン グ後根をオーパーライドする。

」(利込みイネーブルビット) (27)は、グロー パル耐込みイネーブルピットで、 りセット及び削 込みによりせつにセットされる。 これは刻込みイ ネーブルビットがセットされたすべての討込みを 許可する。通常のパイプライン選延のために、こ

のピットの鱼の変更は実行ステークが完了するま で何の効果ももたらさない。

S (同期コード発行ビット) (26)は、同期WIKD コード実行が陰函中であることを示すピットで、 りセット及び割込みによりゼロにセットされる。 命令は、 同期ロジック SYRC/PPS 3104 のレジスタ 中の同朋(SYNC)ビットにより指示されるすべての パラレルプロセッサがアクティブな同期信号40を 出力している時にフェッチされるだけである。 こ のピットの値はSIAB構成では無視される。

MLD (最大ルーピング語さピット) (24)及び(2 5)は、何理烈のレベルのループロジックが発掘し ていろかを示すヒットで、 ミセットによりゼロに セットされる。 OSはルーピングがないことを示し 01はループ1だけ、 10はループ1 と2、 11は3 つ のループ全部がアクチィブであることをそれぞれ **录 扩。** 

CLD ( 現ルーピング 柔さビット )(22 ) 及び (23) は、 現在とのループェンドレジスタがプログラム カウンタと生奴されているかを指示するとっトで、

特開平3-211656 (45)

りゃっトによりせ口にセットされる。 00はルーピ ングがないことを示し、01はループエンド 1、10 はループエンド & 11はループエンド3 をそれぞ れ示す。 これらのビットは、 リセットによりゼロ にセットされ ステータスレジスタ3108がブッシ 」されていれば割込みによりゼロにセットされる。 st(祖元レジスタビット)(18)は、 タスクスイ , チ後ハードウェアの状態を復元する時に用いる れるビットで、 りせっとによりぜつにゃっトされ る。このピットは、「1」にセットされていると、 進不のレジスタと同様に「1」及び「0」による。 初込るフラグレジスタ3106への書き込みを可能に し、 またメッセージレジスタを断しいメッセージ 群込みを生じさせることなく復元させる。 このビ っトは、 また、 同様の理由 セステータスレジスタ 3108の Qビット(17)への書き込みを許可する。 従 って、この Rビット(18)はタスク復元ルーティン でのみ用いられる。

り(アップグレードバケット 延束優先順位ビット) (18)は、 両常のバックグラウンド係先駆位の

パケット整束をフォアグラウンドに上げるのに用いられ、リセットによってゼロにセットされる。このピットの値と共に転送要求の優先戦位を決定するために用いられる。このピットはソフトウェアによりリセットされるまでセット状態に保持される。

Q (待機パケット要求ビット) (17)は、 バラシルブロセッサがバケット 要求の 待世中である ということを示すビットで、 リセットによりせる に セットされる。 このビット はステータスレジス 2 4160 で 『1』が書き込まれた 【サイクル後にセット 6160 で 『1』が書き込まれた 【サイクル後にセット 6160 で 『1』が書き込まれた 【サイクル後にセット 6160 で まされ、 『ピットの値と共に転送要求の優先順位を決定するのに 用いられる。 このビットは、 バラレルブロセッサのバケット 要求の運係リストがいった ル 煙い 切られる と、 転送ブロセッサ 11によりクリアされる。 このビットが 転送プロセッサ 11によりクリアされる。 このビットが で送ブロセッサ 11によりクリアしょう (16)を介して)

これをセットしょうとしている場合は、 セットが 優先される。 このピットへの選択者を込みは、 スチータスレグスタ3108の Rビット(18)が、「1」 または「0」を書き込むことができる時、 セット されていない限り何の作用も v たらさない。 このピットは不必要なバケット説求をデキューするのに用いることができるが、 割り込まれたタスクを 復元するのにより多く必要である。

P(バケット要求ピット)(18)は、ステータスレジスタ3108の Qピット(17)をセットするのに用いられるワンショットの短サイクルピットであり、リセットによってゼロにセットされる。 このピットは転送プロセッサ []ヘバケット要求を発動させる。 このP/Q ピットメキャニズムは、 バケット要求が疑み出しと書き込みの間に転送プロセッサ11によりクリアされている場合に、 偶異的にパケット要求を発動させることなくステータスレジスタ3108上で既み出しー変更一番も込みすべレーションができるようにするためのものである。

ステータスレジスッ 2108の 運用されていないじ

ァトはすべて「0」として読まれる。 将来とも設 尾互換性(ダバイスコンパティビリティ)を維持 するために、 これら未使用ビットには「0」のみ を書き込むべきである。

#### <u> 周期インタィケータ</u>

4つの同期(STIC)ビットは NIND ベラレル プロセッサを配バ ラレル プロセッサに 同期させたい かを 溢示するために 用いられ、 リセットによって ゼロにセットされる。 LCK 及び TLC K 命令により バッンドされたコードを 裏行する時は、 対応する 同期ビットの 「1」により指示されたすべての プロセッサが 同期 信号 40を出力 しない 展り、 命令フェッチは 処理されない。 これらのビットの値は SIND 構成では 無視される。

2つのPPの ビットは バラレルプロセッサ 100 ~
103 の 各々に一意的に 割り当てられている。 これらのビットは、 ソフトウェアが使のバラレルプロセッサをランしている のかを利収することができるよう、 没って正しい一思アドレスを計算できるようへードワイヤード 方式になっている。 これら

のピットへ書き込みを行っても何の作用ももたら

これらのピットのコーディングは、00--パラレルプロセッサ (PP) 8 100.01--PP1 101.10--PP2 102 及び11--PP3 103 という関係になっている。
PP0 100 は「マスター」 SINDである。これに対応
するパラレルプロセッサのローカルクロスパスイッチRAN のスタートアドレスは:0000h--PP0 100.
2000h--PP1 101,4000h--P2 102 及び6000h--PP3 103 である。

パイプライン制御はそれほど簡単ではない。 その理由は、 下記のように沢山の並行オペレーションが互いに関係し合っているからである。

対応するキャッシュ管理による命令フェッチ; 色々なアドレス指定方式によるアドレス生成; 独立のコンテンション解詞によるクロスパスイ マチアクセス;

メモリ転送に

プログラムカウンタロード/インクレメントに よるループアドレス比較;

やれぞれ、 プログラム カウンタ \$100が正常にインクレメント されるか、 されない かを示す。 マーテングしてある バイブライン 堤界は、 スレーブ クロックフェーズ、 知ち 1 5:0 1 2 5 4 5 なるステーツ である。サイクルを何回でも協り返すことができる場合は「1...」」で示してある。

### <u>キャッシュミスパイプラインソーケンス</u>

#35図にキャッシュミス用のパイプラインシーケンスを示す。 この場合、 キャッシュミスにはマーーブフェースの間に検出され、 これによってバラレルプロセッサの同類信号40がイナクティブになり、 ブロリ、 SIAD体止信号3007がアクティブになり、 ブロリッションク3100はインクレメントされず、 バイブライン3105はロードされない。 パイプライン105はロードされない。 パイプラインは体止する。 前の命令はそのままデータユニットの取し続けるが、 アドレスをもれない。 その前の命令はそのままデータユニットのポスレーションをリビートし続けるが、 培設は記憶していない、しかしながら、クロスバスイッチで

ループ カクント ティクレメントノリロード; ルーピング 邸 さ ディクレメントノリロード; マルチブライ;

シット;加算/被算;

他のパラレルプロセッサとの同期:

割込み後出/優先順位指定.

線形コードの端的な銀行において(異常」を生じさせるパイプライン「事象」は下記の通りであ

命令キャッシュミス;

グローバルベス生たはローカルバスあるいはそ の双方におけるコンテンション;

ルーブ:

プランチ及びコール:

割込み;

ァイドリング:

C DL

以下、 これらの事象について図解的に説明する。 以下の説明中「pc+1」及び「pc」という略号は、

クセスは、ストアの場合はメモリに対して、またロードの場合は一時保持ラッチ 3018及び 3019に対してコンプリートに行われる。 これらのアクセスは、それ以後の実行ステーツの反復時には実行されない。

# 特別平3-211656(47)

各々の行き先レソスタへのロードがコンプリート

- .

キャッシュミス中に割込みが起こったすると、選 に これは 定選 に よって PC3100の ロード後 2つのの ユント の つっト の つった の でいいい かっかっかい ここと に は りをのキャッシュミスは 打ち切られる。 ここれに よって、 その時 必要ではないかも 知れない マール がフェッチ されるのを 待つ ような 無な を 防 で な で なったことを 検知すると、 キャッシュミス 処理の 突行を中止する。

# <u>コンチンション 解用 パイプラインシーケンス</u>

コンテンション解消のためのバイブラインシーケンスを第36回に示す。 この例では、 ローカルバス 3006及びグローバルベス 3006の両方でコンテンションは、2 つ以上のバラレルブロセッチのローカルボート 2006またはグローバル ボート 3005あるい はそ の所方が同じメモリ内にあるアドレスを同時に出力し

イで成功する。 それがストアの場合は、 そのままメモリ 10へ入り、 ロードであれば、 データは一時保持ラッチ 3019へ 書き込まれる。 この例のグローベルバス 2005は 2 回りトケイしてからやっと転送に進事ができる。

リトゥイが変行される一万で命令フェッチング は終わっている。 コンテンションが検出される 町 に次の命令がフェッチされたが、 コンテンション が発金に解用されるまで実行は関始されない。 次 の命令が繰り返しフェッチされるが、 バイブライ ンにはロードされない。

コンテンションが解消されると、 同期但号 40は 再度アクティブになることができ、 SIND で号 3007 はイナクティブになり、 命令フェッチングの再码 が可能となる。

# <u>ループ 装卸 パイプ ラインシーケンス</u>

ループ制力のためのパイプラインシーケンスが第37日に示されている。 この例では、 ループは1ったけ定義されている (ルーブエンドレジスタ1(1115), ルーアカクントレジスタ1(1119) 及びル

ている状態と定要される。 それらの対象はロードまたはストナあるいはその両方の如何なる組合せでもよい。 コンチンションは、 異行パイプラインスターシのスレーブフェーズの間にクロスパスイッチまたは信号 3210及び 3212 によりローカルボート 3006及びグローバルボート 3005のロジックへ知らされる。 パラレルブロセッサの同期信号 40はイナクティブになる。

要行メイブラインステージがリビートされ、ポート3005及び3006はアドレスパイプラインステージでアドレスユニットにラッチされたアドレスをそれぞれ再出力する。 これが首尾よく行われると、メモリ10ヘストアがコンブリートし、一時保持ラッチへロードがコンブリートする。 実際は、ロードだけは毎1 ポートの保持ラッチ3018及び3019に対して行われ、コンテンションを解消する。 第2ポートは、ロードの場合、直接行き先レジスタの中へコンブリートすることができる。

この例では、ローカルパス3006は最初のリトラ

ープリロードレジスタ 1 (3122) を用いる)。 このループは 2 つの命令を含んでおり、 ループ 解 恰 印のカウンタ 値は 2 である。 これらの原葉は 3 つのすべてのループ にも 週 用可能である。

図示の例では、 ブッグラムカウンタ3100が(スレーブフェーズの図に)ルーブエンドレジスタ3116と内容が等しいことが判明すると、ルーブカウンタ3118は「1」と比較される。 これは等しくないから、プログラムカウンタ31100はスタートアドレスレジスタ3111よりリロードされ、ルーブカウンタ3118は1 だけディクレメントされ、 夏ルービング深さピット3108(ピット(22)及び(22))が最大ルービング深さピット3108(ピット(24)及び(25))よりリロードされる(この例では、CLD ピットは変化しない)。

次に、ループ再度リピートされるが、今回はループの移わりが検出され、ループカウンタ3118は「1」であるので、プログラムカウンタ3100は、スタートアドレスレジスタ3111よりロードされる 代わりに、次の命令にインクレメントされる。ル .\_ .\_ .\_

### 特開平3-211656(48)

ーブカウンタ3119はループリロードレジスタ3122 よりリロードされ、 現ルーピング操さピット3108 (ピット(22)及び(23)) は 1 だけディクレメント まれる。

ブランチまたはコールのためのパイプラインシーケンスは不38回に示されている。 ブランチ T ドレスがプログラムカウンタ3100に青き込まれる とい PC+1の低(スレープフェース中に計算される)が HET3103 にロードされる。 これは 2番目の遅延命令後の命令のアドレスであり、コールのリターシファレスである。

ブランチアドレスは、レジスタから24ビットの 即組であるいはプログラムカウンタ3106の現在係 に24ビットのインアックスを加えることにより得 ることがである。

ブランチアドレス及びリターンアドレスをセーブするについての関節は試込みが及びスロットの 今の間に許可された場合に生じる。このような問題を切ぐために、 2つの選延スロットの令のフェッチバイブラインステージの問制込みはロックア

うかを知らず、 スタックコンシステンシーを招来する結果ともなる。 この問題を解決するために、「マスター」 SINDパラレルブロセッサ101 ~ 103へ「51 NDブランチ入り」という信号1008が出力され、 スレーブプロセッサはこの信号をPRET命令でRET 31 03をブッシュすべきか否かを判断するために使用する。 この信号は、 図示のタイミングでアクティブになる (あるいはイナクティブ状態の主まである)。

#### 割込み

第33図に到込み用のパイプラインシーケンスが 示されている。 このシーケンスは KIKD 京 たは SIND における何らかのハードフェア用のものであるが、 到込みソースが「スレーブ」パラレルブロセッサ 101 ~ 103であれば、このシーケンスは 図示の如 く、「スレーブ」 PP・ソー・「マスター」 PP 割込 み信号 1010によってキックオフされる。 「スレー ブ」パラレルプロセッサ 101 ~ 103は、 図示のよ うに、「マスター」パラレルプロセッナ 100 が「 ゥトされる。 それには、 アドレスパイプラインス テージのスレープフェーズの間にプログラムカウ ンタ3100の行き先をデコードする必要がある。 割 込みのロックアゥトは、 2つの選及スロット命令 がフェッテされるまでは条件はテスト不可能であ るため、 条件付きブランチを伴う。

同期の所で設明したように、 ブランチ及びコールは同期に関する限り 1つの命令として扱われる。 従って、 同期信号40は 2つの遅延スロット命令の間回示のタイミングでイナクティブになる。 これは、 条件に関わらず、 条件付きブランチ及びコールについても同じである。

また、条件付きコールは条件付きブランチが入れられた場合にのみRET3103(リグーンアドレス)をブッシュすることにより行われるから、SIADでの条件付きコールは、「スレーブ」バラレルブロセッサ101 ~ 103はそのブランチが入れられているかどうかを知らないことから、問題が生じる可能性がある。そのため、これらのバラレルブロセッサ101 ~ 103はRET3103 をブッシュすべきかど

マスター」・ツー・「スレーブ」??割込み信号30

イキーブル化された利込みが快出されると、 疑 似命令のシーケンスが開始される。 最初の命令は 初込みベクトルアドレスを計算し、 そのベクトルをプログラムカウンタ 3100ヘフェッチし、 ブログラムカウンタ の旧値(リクーン Tドレス) を RET3 103 をブッシュする。 3番目の命令はステータスレジスク 2108をブッシュし、 その5、1及びCLD ビットをクリアする。

制込みルーティンの最初の 2つの命令は、ステータスレクスタ310Bがアッシュされ、 その5、1及びCLD ピットがクリアされる前にフェッチされる。 従って、 これらの5、1及びCLD ピットの設能は、 ステータスレシスタ310Bがブッシュされ、 5、1及 びCLD ピットがクリアされるまで割込みロジック によってディスエーブル化される。

### <u>アイドルパイプラインシーケンス</u>

第40回にアイドル命令用のパイプラインシーケ

持期 平3-211656 (49)

ンスが示されている。 ナイドル命令は、 そのアド レスパイプラインステージのスレーブフェーズの 終わり以前にデコードきれ、 プログラムカウンタ 3100ゼインクレメントされるのを止める共応、パ イプラインに次の命令がロードされるのを止める。 BlaD休止信号はイナクティブになり、 S1kD休止信 号がアクティブ化される。 命令フェッチングは、 割込みロジックがイネーブル化された(許可され た)引込みを挟出するまで停止する。 そのため、 イネーブル化された割込みが根出されると疑似命 合のシーケンスはキョクオフされる。 割込みソー スが「スレーブ」SINDパラレルプロセッサ IOI ~ 183から死せられた場合、 割込みシーケソスは、 「マスター」・マー・「スレーブ」PP可込み信号 3003がアクティブになるまでキックオフされない。 並列転送がアイドルの令でコードかされている 抵合は、 それらの並列に送は耐込みが起こった時 耐込みルーティンが実行される前に行われる。

入力される何期信号が有効になるまで待成する

類 32 図に アドレスユニット 3001の ブロック 図を ボす。 この 図から 明らかなように、 このユニット の 主部は、 例一 構成の 2つの 16ビット サブユニット 3200及び 3201からなり、 サブユニット 3200はレ リスタ 10-43 3202から アドレスを生成し、 サブユニット 3201はレ リスタ 14-17 3207より アドレスを 生成する。 これら 2つの サブユニットは、 それぞれ 3200をグロー ベルサブユニット、 3201を ローカ ルサブユニットと称する。

ローカルサブユニット3101は無分以称とすえなくもない。 と言うのは、 単一メモリアクセスが指定され、 それが共用51mDロードではない 場合は、 そのアクセスは サブユニット 320mからでも 320lからでも出すことでき、 グローベルバス 3005を介して行われる ことになるからである。 そのために、マルチブレクサ 3212~ 3214がこれらの サブユニットの外部に 以けられている。 2つの 並列アクセス が指定された 場合は、 それらのアクセス はそれぞれ 対応する 名称のサブユニットより出される。 共用51mDロード (ローカルボート3008を介する)は

同用 NINO または SIND 用のシーケンスが ボ AI 印 に 示されている。 次の 命令は、 所望の すべての パラレル プロセッサ が アクチィブ な 同 期 ほ 号を 出力 するまで 命令 パイプライン に は フェッチ され ない。 アドレス ユニット

ローカルサブユニットを用いなければならない。
これらのサブスニット 3200及び 3201は 16ビット
アドレスで動作し且つ 16ビットアドレスを生成するが、 ユーザソフトウェアは、 将来設計ではより
大きなアドレスを生成し係るサブユニットを具備
することも考えられるので、 FFFF4 から00001 へ
あるいはこの逆向きのローリングをベースとする
ものものであってはならない。

週 存 のバイブ ライン 選 程 は、 命令により変更される アドレスレ ジスタ 3202及び 3220、イン デックスレ ジスタ 3203及び 3223、 体 約 子レ ジスタ 3204及び 3224ある いはモ ジュロレ ジスタ 3205 または 2225 は 次 の命令によっ て参照する ことができない という 朝 約 を ユーザに 強いる。 これ 6 のレ ジスタ は 次の 命令によっ て 参照する ことが 可能 で ある。そのため 別 込みが 定 こっても 里ましく ない 招 無 を 気すことは ない.

グローバルナブユニット 3200 と 3201 は レジスタ 番号以外は同じであるから、 どろうか 一万についてだけ説明は充分であろう。 ただし、 投続の 仕方

• .

#### 特朗平3-211656(50)

T-833 P.078

及び使い方には両者間に若干の違いがあるので、 これを重点的に説明するが、 内部構造は重サブユ ニット共同じである。

各ナプユニット内には (つの)Gビットアドレス レジスタ3202(40-83) 生た比(84-87) が具備され ている。 てれらのレジスタには間接アドレスが入 っており、 その内容は不変のまま使用されるかま たはこれにインテックスが付加される。 インデッ クスを付加する場合は、 レジスタ 1202の前の値を 獲引付け (インデキシング) により得られた低に 俚挽するやり方を選んでもよい.

プドレスレジスタ33202内の低は、 転送されたデ - タサイズに関係なくパイトアドレスとみなされ る。 末葉合サードまたはハーフワードの転送は個 々にコードできるかそれには2つの命令が必要で ある。 それについては後に近べる。

パラレルプロセッサ186 ~ 103のアドレスアク セスはすべてファレスレジスタ 1202 または 3222を ソースとしなければならない。 オブコード内の印 催ナドレスをコード化する能力は其動されていな

行うために、 選足されたアドレスレジスタ3202ま たは3222の内容に対して加算または成算するべく オプコードによって要求することができる. この 加算/根算はアドレスがクロスパスイッチ20に送 出される図または後に実行することにより、 それ ゼれ事員または事後インテキシングを行うことが できる。 事前インデキシングによれ生成されたア チレスはアドレスレジスタ 1202または 3222に戻し てストアする中り方を選ぶこともできる。 事欲イ ンテキシングについては必ずこのやり方によらな ければならない。

オブコードによってアクセスが 1つだけ指定さ れた場合は、アドレスレジスタ3202または3222と 国じサブユニット内の 1つのインデックスレジス タ3203または3223の中の )つ(例えば10と12, 16 とエ4, ..) をインデョクスソースとして指定する ことができる。 指定可能なインデキタングモード は事前全たは事後、 加賀または銭算で、 アドレス レジスタ 3202主たは 3222の 変更を伴う場合と伴わ たい退合とがある。

い。 これは、 SIEDタスクが通常各ペラレルプロセ ,サについて同一アドレスを指定したがることは ないので、 重要性は低いと考えられる。 また、そ のような促力は、 NINDT ルゴリズムはどのパラレ ルプロセッサでもランできるように書かれるべき であるから、 MikOにとってもやはり武芸性は低い

フトレスレジスタ 17 3227 はスタックポインタ としてすサーブされている。 このナドレスレジス タは他のアドレスレジスタ3202あるいは 3222と 河 雄にお用することができるが、 レジスタ 17の内容 を調節する場合は、 割込みがいつでも起こり得る ので注意しなければならないことは明らかである。 POSE、POP 及び割込みはプッシュを単取インクレ メントとして、 またまっプを事後インクレメント として扱う。

各サブユニット3200または3201内には16ビット の 4つのインテックスレツスタ(\*0-\*1) 1203及び (X4-X7) 3223が具備されている。 これらのインデ ックスレジスタの内容は、 祭引付アドレス指定を

2つの並列アクセスが指定された場合は、アド レスレジスタ3282または3222と同じ接名辞を有す カインデックスレツスタ3203または1223が用いら れ (例えば 12と 12, 15と 15)、 平後 - 加算インブ キシングのみが可能である。

インアックスレクスタ3243及び3223の内容値は、 板送中のデータサイズに関わらず、 常にパイトア アレスとして解釈される。

インデックスレジスタインアキシングの代替的 インテキシング方法としては、 短即値インデキン ングまたは曖黙即値インテキシングがある。 短却 位インデキシングはアクセスが 1つだけ指定され た場合に可能で、 インデックスとして 3ピットの 虹耶値を使用することができる。 インデックスレ **ジスタインテキシングのモードは事用生たは事後、** 加事または該算でアドレスレジスタ3202または32 22の変更を伴う場合と伴わない場合がある。

2つの並列アクセスがコード化されている場合 は、 事後インデキシッグによる・1の暗黙四値、 及 び事的インテキシングによる・1の暗黙即位だけが 

# 特開平3-211656 (51)

指定可能である。 これらを指定すると、 2つの並 行アクセスが並列記述がコード化されていても8. j G e た は 3 2 ピットのスタックをアクセスすること

短即観または暗黙国優インデキシングを指定す る場合、 母母は指定されたワードサイズが8, 16 または32ピットの中の何れであるかによってシフ タ 3 2 0 8 文 は 3 2 2 8 に よ り 左 へ 0 、 1 ま た は 2 ピ ァ ト ジ フトされてからアドレスレジスタ3202または3222 より恐み出された値に加えられる。 従って、 煩即 値インテックスは0~ 7「単位」であり、 日黙即 値インデックスは+/-)「単位」である。 ただし、 ここで「単位」はデータサイズである。 アドレス レツスタは分にパイトナドレスを有するため、 ジ フトされない。

各アドレスレジスタ(40-43) 3202または(44-47 }2222には 8ビットのアドレス倍節子レジスク(Q0

Q3) 3206生たは(Q4・Q1) 3224が異確されている。 これ方の任路子レジスクは、 オブコード尼組み入

中の「1」(「1」が複数の場合もある)により 指示された位置でアドレス加算路3206または1226 上のキャリーパスをブレークしたいということを 示している。 これによって、 2の昇乗次元マトリ クスアドレス指足を行うことができる。 このピッ トが「O」の場合、プドレス加算器3206または32 26は普通の16ビット加瓦器/被算器として動作す

選キャリーアドレス指定ピットが「1」にセッ トされていると、 逆キャリーアドレス指定がイネ ーブル化される。 これはアドレス加算器/絃算器 3206または 3226のキャリーパスの向きを逆転させ る。 2の素頼インデックス (例えば 8, 16, 32 等) により索引付アドレス指定方式を指定する場合。 これにはFFI やDCT で必要なようにして計数する という作用がある。 このピットが「O」であると、 アドレス加京器 3206世 たは \$226 世 晋 趙 の 16ピット 加算器/波算器として動作する。

共用5!KDロードピットは、「1」にセットされ ると、ロードが指定される場合それは共用5IMDゥ

れることのできないアクセスに必要な補助的情報 を記憶する。 この種の情報は、 承常、 サイクル単 位ベースで変更する必要はない。

レジスタ47 3227 住スタックポインタとして用 いるよう割当てられているため、 レジスタQ7 322 3 のピット6 ~ 0はそれぞれハードワイヤードに より0000010 に投続されている。以下、 Qレジス 9 3 2 0 4 及び 3 2 2 4 の 個 々 の ピ ッ ト の 密 能 に つ い て 説

パラレルプロセッサのアドレス変闘は 2つの半 感に分けられる。 即ち、 ゲータ空間(クロスパス イッチが接続されたメモリ10)及び1/0 空間(ベ ラメータRAN。 メッセーグレジスタ及びセマフォ ーフラグ)である。 このピットが「1」の場合、。 アクセスは1/0 空間に対してなされる。 このピッ トの「D」はクロスパスイッチが接続されたRAM 10へのアクセスを指示する。

2の果蛭モジョロビットが「1」になっている と、 そのピットはサブユニット 3200または 3201対 応するモジュロレジスタNO 3205 主たはN4 3225

ードであるべきであるということを指示する。 こ のピットは、 共用SINDロードの性格の故に、「マ スター」51RDパラレルプロセッサ100 がロードを 指定する時、このプロセッサの04-06 3224だけに 関係する。 これは、 パラレルプロセッサのローカ ルバス3006を、ロードの持続時間中、区列接続さ せる。 このビットが「O」であると、 共用 5 [ND o ード機能はディスエーブル化される。 このピット を「スレーブ」パラレルプロセッサ100 ~ 10% あるいは「マスター」 STADパラレルブロセッサの Q4-Q5 以外でセットしても何る効果はない。 スト アはこのピット値によって左右されない。 拡張ビットが「1」にセットされると、 ハーファ ードまたはパイトのロードは、ピット15またはど ット? をパラレルプロセッサのレジスタにロード された時すべての阡上位ピットにコピーさせる. これはアライナ/抽出器の機能である。 このビッ トが「ロ」の場合、 好上位ピットにはすべて「ロ」 がえれられる。

- 2つのサイズビットは転送されるゲークのサイ

F-074

ズを指定する。 コーディングの内容は、 80・・8ビャ 1、 01--18ピット、 10--32ピット、11--逆向き とする。 これらのピットはブライナ/抽出番300% ストアに対するパイトストローブ、 及び符号拡張

プドレス演算論理読置(ALO)3206 及び3826は、 キャリーパスの方向を逆転することができるある いはキャリーパスをブレークすることができると いう点以外は、 通常の 16ビット加算器/終算器で

インプレースFFT を行う場合、ソースダータを るいは結果のアドレスはアクセス困難となるほど スクランプルきれる。 しかしながら、 この場合の スクランプリングには、 アドレス加算器 8206また は 3226の キャリーパスの向きを逆にすればかなり 容易にスクランブル状態から回復する (テンスク ランプリング)ことができるというような秩序が ある。 DSP 共通のこの特徴は通常逆キャリーアド レス協定方式またはビット逆転プリレス協定方式 と呼ばれる。

し、 あるいはアレイされたアークをアドレスする ために、 特定の次元で『ラップアラウンド』が必 葵にたる状況が充分記こり得る。 これを容易たせ ポートするために、 アドレス加算器3206または32 26のキャリーパスを 1つまたは 2つ以上の選択さ れた場所でプレークする能力が具備されている。

このようなブレークの場所はモジュロレジスタ EO 3205 または#4 3225 によって決定される。 モ ジョロレジスタのピット3 に「1」が入っている と、アドレス加集番のピットロー! と5 の間でキャ リーバスがプレークされる。 これによると、 20 モジュロパッファが実施可能である。 モジュロレ ジスタ 3205または 322.5には 所頭 通りに 経つでも 「 1」をプログラムによって入れることができる。 これによって、 各次元が 2の展策の係数値である として、多次元テレイを異様することができる。

この特徴は、指定されたアドレスレジスク3202 または3222に対応する媒飾子レジスタ3204または 3224の 2の果葉のモジュロビットが「1」にセッ トされている時のみアクチィブとなる。 その他の

PPT ポイント散をこで刻った数のこの来乗数に 寄しい 2の果乗インチックス(例えば8, 15, 32, ....) が滋キャリーりップルパスを用いてアドレ スレジスタ 3202支 たは 3222からのアドレスに加算 される。 その結果の値はアドレスとして用いられ、 アドレスレジスタ3202または3222に記録される。 これによってテータをアンスクランブルするのに 必要なアドレスのシーケンスが生成される。 例え は、インデックスが8 で、フドレスレジスタの初 類値が0 であるとすると、 0, 8, 4, C, 2, 1, 8, E, 1, 5, 5, D, 3, B, 7, f のシーケンスが生成

逆キャリーの特徴は、 2の黒栗以外のどのよう なインデックスについても用いうるが、 有用な箱 鬼がもたらされるとは限らない。 この特徴は、街 泣された レジスタに対応する ロンスタ 1284ま たは3224の逆キャリービット「1」にセットされ ている場合のみ有効となる。

クロスパメモリ10の周りにゲータを分散させる 時は、 連続ゲータをアクセスし、 境界条件を処理

場合は、通常の観形アドレス指定方式が適用され

# ローカルポート及びグローバルボート

グローバルボート3085及びローカルボート3006 の主たる特徴はアライナ/抽出巻 2003である。 ア ライナノ抽出番は Bビット、18ビット及び32ビッ トピーク、 存号位益、 非監合アクセス及び共用SI NDロードを扱う。 これらの機能を果たすため、ア ライナノ抽出器 8003世、 基本的には、 必要なよべ レーションを得るために要読された一群のマルチ プレクナよりなる。 グローバルボート3005及びロ ーカルポート3006は各々独立に動作し、従って、 どちらか一方についてした説明は他方のポートに ついても当てはまる。 ただし、 共用 5 (ADロードは 例外で、これについては以下に説明する。

ロードまたはストプのタータサイズは、指定さ れたプドレスレジスタ3202または3222に対応する 低 鮮子レジスタ 3204虫たは3224内で足悪される。 有効に選択し得るデータサイズのピット放は8、1 6 または32ビットである。 このように、ゲータサ

持開平3-211656 (63)

T-833 P.081

イズは、 どのアドレスレジスタ 3202または 3220が アクセスされているか及び佐飾子レジスタ3204ま たは3724内の低によってサイクル単位ペースで変

メモリ10とパラレルプロセッサ100 ~ 103との 間のクロスパスイッチを通しては、 たとえ指定ワ ードサイズが 8ビット16ビットであっても常にフ ル 12ビットのワードが 伝送される。 8ビットせた は16ビットの量のロードを行う場合は、アドレス 及びワードサイズの最下位(L5)ピットによって32 ビットより当宜のパイトが抽出される。 このよう に抽出されたパイトは、 必要に応じて有シフトし、 右寄せしてから行き先のバラレルプロセッサレジ スタに入れる。上位のパイトはすべて0 を入れ 使調子ングスタ 3204または 3222で符号框張が指定 されていれば、 再上位パイトに再上位(MS)ビット (15 または7)をコピーする.

クロスパスイッチが提択されたメモリ10に 8ピ ットまたは16ピットの意を否さ込む場合は、アー ク (右野せされている) はァライナ/抽出器3093 によって 4回または 2回繰り返し、 12ビットワー ドを作る。 このフートは、 次いで、 プドレス及び アータサイズのLSピットによりセットされる 4パ イトのストロープと共にクロスパ20を介して書き 込まれる。 このようにして双立のパイトがメモリ に書き込まれる。

上記のデータのロード及びストアの説明では、 ナ Fレスは位置合わせされているものと仮足して ある。 即ち16ビットのアクセスはLSビット= 0 の ナドレスに対してなされ、また32ビットのアクセ スは 2つのLSビット= 80のアドレスに対して行わ れる。(8ピットの量は常に位置合わせされる)。

それでも、位置合わせされていない16または32 ピットのゲータをもアクセスすることができるよ うになっている。 これは自動的に行われるのでは なく、ユーザがデータの上位側部分及び下位側部 分のロードまたはストアを具体的にエンコードす る必要がある。 その結果、 タータの「上低偶路」、 「下位側ロータ」、「上位例ストア」及び「下位 倒ストナ」の 4つの命令が得られる。 これらの命

分は、 バイトアミレス及びデータナイズを用いて プライナ/抽出器3003を制御し、ロードの場合は、 行き先レジスタの適宜の部分をロードするだけで ある。 そのためにはレジスタは各個にパイト書き 込み信号を持つ必要がある。 このような短由から。 位置合わせされていないロードはデータレクスタ \$200だけに展定される。

実態は、「下位例ロード」及び「上位例ストア」 という命令は通常のロード命令及びストア命令で ある。 これだ「上位似」の英氏 オペレーションが 送く(または先行する)場合は、 何も転送されな い。 アドレスが位置合わせされていない場合は、 通宜のパイトのみがメモリにストアされるかまた はレジスタにロードされる。

説明に受するため、 位置合わせなしのオペレー ションの街を第42回及び毎43回に示す。 これらは いずれも余計とも含えるような自動の例である。

コンポリューション等においては、 各ハードウ ュブ、各サイクル毎に 2つのアクセスを並列に異 ッサ!-3 101 ~ 103(「スレープ」SIKDバラレル

行することがひつような場合が時々ある。 その例 が、 例えばアータがクロスパスイッチが挟続され "たメモ 5 10の中のいずれかの堪所からグローバル ポート3005を介して取り出されるような場合であ り、あるいはカーネル彼のように各パラレルプロ セッサ100 ~ 103に「共滅した」情報の場合であ る。 後者のような場合は、 どちらかと言うと、 ロ ーカルボート3006を介して供給されるものと考え られる。 このような情報を 1つのデータソースか ら同時にローカルボート2006へ伝送するために、 ローカルクロスパス5 を区列接続する単方向パッ ファが設けられている。

これらの区列接続は、 ローカルアドレスサブニ ニッド3201のアドレスレジスタ 2222が、 共用 5 I H D ロードビットが対応する旋飾子レジスタ3224でも \* トされてアクセスされ、ロードが指定された時。 SINDセードでのみ行われる。 その他の条件下では すべてローカルテータパス5 は互いに切り扱され る。この正列技徒がなされると、 パラレルプロセ

F-074

## 特開平3-211656 (64)

プロセッサ)はクロスパスイッチ20によって保視 ಕ n ठ.

直列接続パッファは単方向性であるから、 共通 アータは「マスター」 SIADパラレルプロセッサPP 0 108 .に対向する 4つのクロスペPAN 10.0.10.2 ,10.3及び10.6(即ちァヤレス範囲0000k ~ 17Ff b) だけに記憶することができる。

### <u>ョンチンション 解消</u>

コンテンション解抗の目的は、 偶然(あるいは 豊國的に)システム内の何れか 2つのデバイスに よって知一 RAK を同時にアクセスしてしまうので はないかという心腔からユーザを解放することに ある。各クロスパRAN には 7本のパスが接続され ている。 従って、 常にコンテンションテ回避する ことにきを配るのはかなりの拘束的要因である。

SIADモードでは、 すべてのパラレルプロセッサ 100 ~ 103はコンテンションが解析されるまで持 版する必要がある。 そのために、 「SIMD休止」包 母3007がパラレルプロセッサ100 ~ 103の間に巡 回伝送されており、 この信号はコンテンションが

同様に、 ロードとストアが同一データレジスタに 対してアクセスしており、 かつスとアがコンテン ションにより波耳した場合は、 ロードアータをラ ァ チ 3 0 1 8 ま た は 2 0 1 9 に 一 時 的 に 保 持 し な け れ ば な 5 tt 11.

### 7-92=11

データユニット3000内のロジックは暮ら異行バ イブラインスサータスの間に放動する。 そのまべ レーションはすべてレジスタのみかまたは即位と レジスタを使用する。 間袋(メモリ)オペランド はサポートされない。 従って、 メモリに対するデ ータ症法はストプ及びロードとして具体的にコー ア化される。

テータユニット1000のブロック図を第33回に示

とのアータユニットの主線成要素は Bのアータ レジスタ3360、 1つのフルバレルグフタ3301、32 ピットALU 3302、シングルサイクル16×16マルチ プライヤ 3304、 益理値「】」を扱う特殊ハードゥ ュア3303、一速のマルチプレクサ3305円3303年で

解析されるまで、 どのパランルプロセッサによっ てもアクティブ化することができる。 この信号は 同期信号40の認路を介して送られる。

クロスパナクセスは、 グローパルポート3005及 びローカルボート3006がアクセスしょうとしてい るBill の所有相をグラントされる(忍められる) と同時に完了する。 ストァの場合は、アクセスが 可能になると同時にメモリ10に対してコンプリー トに行われる。 ロードの場合は、 パラレルプロセ ッサがすぐに異行を再掲することができないと( 他のボートでコンテンションが続いている、 SIND 休止信号3807が依然としてアクティブである。同 期した KIXDバクレルプロセッサがたのパラレルブ ロセッサに対して符級中である。 あるいはキャッ シュミスが起こった等の理由で)、 ロードは矢行 が再聞されるまで承待ラッチ3018及び3015ヘコン ブリートされる。 これは、 データユニットのオペ レーションもホールドされており、 モのソースダ ータ(即ちデータレジスタ3300の内容)はストア によって上去8することができないからである。

ð 5.

また、 パレルシフタ 3301及びALO 3302との主張 な関係の下に 2つのレジスタ \$3 i 0 または 3311が設 けられている。 2つのレジスタは一定の命令が異 行される時これ6のアパイスびまべレーションを

アータユニット3000内には 8つのデータレジス タ(D)2300 がある。 これらは汎用の32ビットデー タレジスタで、 マルチポートになっているため大 量の並列処理が可能である。 ALO 3302及びマルチ プライヤ 2304に対しては、メモリへとメモリから の 2つの在送が行われている間に、それらの反送 と同時に 1つのソースを扱供することができる。 マルナプライヤ(乗算袋) 3306は単サイクルハ ードウェアの18×18マルテプライヤである。 32と ァトの漢耳結果はレジスタファイル3300へ戻され る。 ハードウェアは符号付及び符号なしの演算を

第32図から明らかなように、グータユニット内 3000内には色々なハードウェアにデータを供給す

サポートする..

特間平3-211656 (55)

T-833 P.083

る蚊傷のマルチブレクサが具備されている。 私り 3302にフィードする 2つのマルチブレクサ3906主 たは3307(パレルシフタ(85)3301を介して「1」 を侵給する)は個々のパイトの多重化をサポート するという点で岩千萬なっている。 この特徴は「 マージ多重 (KRCN)」という命令を実行可能にする ためである。 この命令は、 各ソースの個々のパイ トモオールセロバイトと多重化するためにRFEAGS レジスタの 4つ、 2つまたは 1つの最下位ビット を便用し、 ALD の一方の入力に供給されるメイト が KFL kGSに 従い 塩合された srclパイトと 00b パイ トになるようにする。 ALU の他万の入力には BOb パイトと STCZパイトの逆の組合せが供給される。 すると、 ALU 3302はADD(加算) 及びOR(当確和) 演算を行って、 srclからの一郎のパイトとsrc2か らの一郎のパイトからなる結果を出力する。 この オペレーションは、 飽和処理、 色影装及び色比較、 数大級小、 遺明医処理及びマスキングを行う上に おいて非常に役に立つ。

パレルシフタ3301は ALO 3302の「反転」入力に

後続されている。 とれによって、 オブションズ(0 PTIORS) レジスタ3316にセットアップされた足器 笈のシット (けた移動) 量を用いてシットを加算 のオペレーションまたはジフトと被害のオペレー ションを行うことが可能となる。 これは、マルチ プライヤは結果スケーラを待たないので、 非常に 重要である。 パレルシファ 330lは 0 乃至 S1ピット 位置(けた)だけ左をたは右にけた移動するがで さ、また 0 乃至31ピットのローテーションを行う ことができる.

22ピットの ALT 9342はありとあらゆる論理資料 加耳及び被算を行うことができる。 一郎の命会は ALT 1302を加算をたは減算のために 2つのハーフ ワードせたは 4パイトにスプリットさせることが できるので、 ALD はこれにより多重ピクセルに対 するオペレーションを実行することができる。 「1」ロジック 3303は 3つの異なるオペレーショ ンをおこなう。 即ち、 左端「11核出、 右端「1」 校出とワード内の「1」を計数するオペレーショ ンである。 これらのオペレーションはまとめてデ

ーク圧級、 テータ分割及び相関付寄において色々 な形で利用することができる。

ALD 3202の出力は Iビット左シフタを有し、こ れは歌舞反復ステップで用いられる。 このシッタ はオリジナルソースを選択してゼロインサーショ ンにより左に 1けた移動させるか、 または 2つの ソースの放箕結果を退んで 1ピット左に移動させ、 「1」を挿入する。

「多宜」フラグズレジスタ(KFLAGS)レジスタ33 |11世32ピットレジスタで、「add aultiple(多度 20页: ADDN) 」、 「subtract multip! (多量放算 ; SUBN) 」または「compare multiple (多重比収 CMPN) 」命令の結果を収集するのに用いられる。 ALU 3302はオプションスレジスタ3310の ALU ビッ トの値によってもつ。 2つまたは 1つのピースに スプリットすることができる。 「多選」フラグズ レリスタ3311の 4つ、 2つまたは 1つの最上位ビ ットは、上記 3つの命令のキャリー、ボローまた はイクエート(相等化)ピットによってロードさ れる.

オプションズレジスタ3310は、 2つの割都フィ ールド、「多重」命令と共に用いるALT スプリッ トピット、及びシフトと無其の命令並びにシフト と演算の命令のためのパレルシフタの定要符号を

オプションズレジス'タ 5310の 2つのALU ビット は、 ALO 3302を各々2、4、8、16 及び32ピットサ イズのピースにスプリットすることを可能にする。 そのためのコーディングの投定内容は: 000--2ビ 7 h, 001--48 7 h, 010--88 7 h, 011--16 8 ット、100--32 ピットである。 ただし、 この実施 例では、8 ピット、16ピット及び32ピットだけが 可能である。 これらのピット位はADDM、SUBM、RB CN及びCKPK命合のオペレーションを制御する。

#### マージ多度命令

郊(4回は、 第33回のハードフェアを用いて kFLA CSレジスタをセットさせるスプリット可能 ALD 命 令とマーク多食(RRCM)命令との組合せにより実行 可能な復雄なオペレーションをいくつか示してい る。 これらの倒は、 データ操作部分のみを示し、

特開平3-211656 (56)

一般にはこれらのオペレーションを多数含むルー プになる。

第44回の益和加集の例では、10px命令は 1つの 8 ピット加票を並行して行い、各 8ビット加票の 間にキャリーアクト(オーパーフローを示す)が 包こっているかどうかによってNFLNCSレジスクを セットさせる。 16進67即ち676 モEF6 に、 またCD h を45h に加える Bビット加昇は、どちらも Bビ ット値のキャリーアウトを生じ、 その結果 MFLAG ピットO 及びl がセットされ(MFLAG5 レリスタの 4 つの最下位ピット(最下位ピットから 4番目主 でのビット) のみが M R G K 命令にとっては有思であ るというじとに住意)、 MFL1QSレクスタは「8」 にセットされる。 Daは前にFFFFFFF にセットさ れているから、 MPLAGSレジスタの値はD2に入って いる前のオペレーションの結果かまたは 03に入っ ているIE建「FF」の数和値のどちらかを選択する のに用いられる。

「最大」機能はSOBMの異行後 MRCM命令によって 図じ 2つのレジスタを用いることによって得られ 6. SUBNICK、 並行する 400 B ピット 体質の結果
一方のレクスタの中の 32 ピット 低の B ピットが 他
方のレクスタの対応する B ピット 上り 大きなっているか否かに よって MFLAGSレグスタのピットを
セットする。 この例から明らかなように、 MFLAGS
レグスタに「5」(または 400 の数でいるかから
2 進形式で「0161」)の結果が入っているとかった
ということ及び I G 進 「AB」 が I G 逸 「 23」 より 大きかった
ということ及び I G 進 「 AB」 が I G 逸 「 23」 より 大きかった
ということ及び I G 進 「 AB」 が I G 逸 「 23」 より 大きかった
ということ及び I G 進 「 AB」 が I G 逸 「 23」 より 大き

透明 皮処理に ついては、 「透明色」が後で窓示のような 8ビット 気の 書き込み を保護する 保護色質かの比較が行われる (図 示例で値 「23」 は透明を示す)。 CNPN 命令は 変行して 4つの 8ビット比較を行い、 向じ比較に 基づき互いに対応する 4つの NFLIG ビットをセットする。 図示の例では、 右から 3番目の比較 速泉だけが「そしく」、 このこ

とは MFLAGSレジスタに「4」(2 選形式で「0100」が入ることにより指示される。 すると、 MRCR合合は、 右から 3番目の Bピットを終き、 結果については DBの 顔の みを使用することになる。

色形張は2週マップ中の論理位「1」または「0」に基づく 2つの多重ビット値の選択を含む。図示の例では、16週「6」(2週形式のIID)の4ビット値がEFLICSレクスタに移動される。この例のMRCM命令は、MPLAGSレクスタの対応する記位指所の値に従い単にDO及びDIの 8ビット値のどちらかを承択することである。

色圧酸においては、対応する値が各特定の色値と一致するか否かに基づき2型マップが作成される。 図示例の場合、 MFLAGSレジスタ中の CNPM命令 の結果は所期の結果であったということを示している。

ガイダイドコピーの例では、 2 選 パターン T レイを用いてソースのどの 弦を符 5 先にコピーするかを決定する。 図 示例では、 DDの 2つの上位 8ビット位が DDへコピーされる。

以上の例では例示説明のため Bビットのデータ 値を用いたが、 アータ値の改並びにサイズは Bビット値 4つに限定されるものではない。

ここでは、マーツ命令と共に使用される演算用多 重命令の重要 な超祖祖合せを外示説明したが、このシステムではこれ以外の多くの组合せや有用なオペレーションが可能である。 また、 このの発明のシステムによれば、 マスクレジスタモセットを受けることによって多数の有用なオペレーションを得ることによって多るということも重要であ

メブッ・ソレンスタ3110の 2つのOPT ビットは、 ソフトと加算の命令及びソフトと演算の命令の間 にパレルシフタ3301が実行するソフトの形を指足 する。 そのコーディングの指定内容は次の通りで ある: 00・- 論理右シフト (右けた送り)、 01-- 算 係右シフト、10-- 論理左シフト、11-- ローテーシ 、ンである。

オブションレジスタ 3310の AROUHTビットは、ツ

Sap-23-2008 02:57pm

### 特閲平3-211656 (57)


フトと加耳のの合またはシフトと級軍の命令が実行される場合に生じる上記OPT ピットで指示される形のシフトまたはローテーションのピット数を指示する。
全な 次 耳 以後にバラレル プロセッサ 100 ~ 103で便用の命令でドット(.) は所 至の 重りに 割り ご てん ことのできる オペレーションコードを 表す。これ の 中一 極の 命令 に 既 明 し たもの である。例 チータユニット命令( 英列 転送を 伴うもの、

 サータユニット命令(英列転送を伴うもの、 伴わないもの)及びシングルオペレーション命 令(即ち無列オペレーションなし);


の データユニットのオペレーションと並列に行 われる転送。

(以下余白)

LCK シンタクス オオペレーション NIM PP の同期待ち なし、並列転送による オペランド 0 31 27 22 19 16 コード化形式 0000 .... 000 000 並列転送 この命令は別知の問期やコードを開始するのに用いられる。この命令は問期レジスタの「1」で形示されたナベてのパラレルプロセッサを付起させる。次いに向頭するをでが他の別知レクレルプロセッサを付出させる。次の命令が他の別知アレクレルプロペナッサと同期してフェッテされる。(する各のが同期してフェッテされるに使って行われる)。 風には同期コード実行を終すさせる。 按照 ステータスピット H- 影響なし C - 影響なし V - 影響なし Ζ - 影響なし 砂壁红1. ほピット (以下永白)



### 持期平3-211656(58)



# 特問平3-211656(59)

#### <u>玩法プロセッサ</u>

伝送プロセッサ 11はシステムメモリ10とシステ ム外部との間のインターフェースであり、 符に外 部メモリ15へのあらゆるアクセスに関する責任を

ッシュ14、及びマスタープロセッサデータキャッ シュ13を含む(第1回及び第2回参照)。 データ メモリ10及びアータキャッシュ13はどちらも祭み 出し/吾を込み可能である。 命令キャッシュ14は 書き込み平用である。

キャッシュを含むすべてのオペレーションはそ

転走プロセッサ11は、 第57回に詳細に示すよう と、 主としてメモリの 1つのエリアと別のエリア との間のブロック転送を行う。 「ソース」及び「 行き先」メモリはオンチップでもオフチップでも よく、 テータ配送はパス5100及びFIFOパッファメ モリ5701を介して行われる。 オンチップメモリは クロスパテータメモリ10、 パラレルプロセッサの 命令キャッシュ10、マスタープロセッサ命令キャ

れらのキャッシュに関迅するロジックによって自

ようなアータアイテムを並べた領域の複数値で構 成したものでも良い。 このアドレス哲是機嫌によ れば、 最大:3次元虫での「アレイ」を指定するこ とができる。 そのため、 単一のパケット要求によ り多数の 2次元パッテを処理することが可能であ

最も内側の次光に沿ったアータティテムは名に 1単位離れている。 より高次元のアイチム間の庭 雌は任意である。

各次元のカウント数はソースアレイ及び行き先 テレイ共同じである。

第45回は単一パケット袋衣で指定することので きる複雑な形式のブロックの一例を示す。 図示の プロックは、 各々512 の再換ピクセルよりなる3 本の数群が 2球で摂成されている。 このようなブ ロックが必要となるのは、例えば、 各々 1つの線 群について処理中の 2つのパラレルプロセッサが 3 × 3のコンポリューションを実行しようとする ような場合である。

プロックは第4時間に示す如く下記のパラメータ

動的に要求される。 この場合、 移動されるデータ の量はキャッシュの「ライン」サイズであり、ア ータは適切なセグメントレジスタにより指定され た外部メモり t5とキャッシェのセグメントとの間 で移動される。

クロスパデータメモ目10を含む転送は、 パラレ ルプロセッサ100 ~ 101またはマスタープロセッ ナ12かるの「パケット要求」に左動して実行され パス5707を介して行われる。 パケット要求は、移 動されるゲータ量を含む沢山のパラメータ及びソ ースプトレスならびに行き先アドレスによって転 ※を指定する。

#### ブロック反送

パケット感染はメモリの 1つのエリアから別の ェリアへの一般化された転送を指定する。 ソース アドレスリェネレータ 5704及び行き先アドレスジ ェネレータ 5705は共に同じように記述されている。 「プロック」はデータアイチム (パイト、ハーフ フード、フードまたは扱りード)を単に探状に異 抜きせて次々に並べたもので良く、 あるいはその

によって指定される。

群投データアイチムの駄 **ランレングス** 倒えば512 ピクセル

群中の「篠」の数、 鍛えば レベル2 カウント

「ブロック」中の「耳」の レベルる カウント 数、例えば2

プロックの始めのリニアア スタートアドレス アレス、例えば「SA」で指 示されるピクセルのアドレ

第 1レベル群間の距離、例 レベル2 ステップ えはピクセル「B」と「A 」のアドレスの登

レベル1ステップ 類 2レベル詳疑の距離、 倒

えばピクセル「D」と「C 」のアドレスの笠

#### VRAN HE AD

次に、 マルチプロセッサンステムと共にピデオ RiM を使用するやり方に付いて第58個を参照しつ つ説明する。 図示例では、ピデオカメラからのCC D 入力をたはその他のピアオ信号入力が AD変換器 5802によってクロック同期され、 シフトレジスタ (5/8)5801 へ供給される。 アータは、 シフトレジ スタ5801ヘシフトインされ、そこからランダムメ モリマトリクス 5800ヘシフトアウトされるが、 こ の例では、ランダムノモリマトリクス5800は第1 図のメモリ15がそのまま使われている。 5 クロッ ク入力は、 シフトレツスタ5801に対する情報のシ フトイン、 シフトアウトを制御するのに用いられ る。 ランダムメモリマトリクス 5800からのデータ 出力は町还した如くパラレルプロセッサによって 別如される。 即ち、 パラレルプロセッサは、 面径 処理、面理制御または閻形異別を行うため、ある

がてきる。また、それらの処理の一郎は同時に行 うことが可能である。 例えば、 色情報は前述した ようにデータの情報度に従い後で処理するか、 あ るいは分散させるために分離することができるい 受け取ったアータの情報内容を、 弱に第11回を用 いて説明したように処理することもできる。 動作的な関係

コントローラ及びデータパスの数、 及びこれら がメモリと共にどのような様成で用いられている かということは、 MIND及びSIMPに関してナーキテ クチャを分類するのに役立つ。 最も簡単な形式の ものでは、「プロセッサ」は 1つまたは 2つ以上 のコントローラと 1つまたは 2つ以上のデータパ スで構成することができる。

第59図は、命令メモリ(5904, 5814, 5824, 583 4)及びデータメモリ (5907, 5517, 5327, 5837)に 接収された 4つの別個の処理業子(5901, 5811, 5 921, 5921)からなる興型的なMiNO順成を示す。 命 合メモリとデータメモリは別々に因示されている が、 これらのメモリは実気は物理的に 1つのメモ

特開平3-211656(60)

いはペーパーコピーその他のコピーから残点等を 飲去するクリーニングを行うために情報を並列で も正列でも思いることができるようにデータ出力 を制御する。 ISP (イメージシステムプロセッサ) は第58回のポート21を介してビデオRAN のデータ にアクセスする。 シフトレツスタ5801とランダム メモリマトリクスとの相互作用の目的は、 情報を プロセッサの動作速度に関係なく外部から非同器 で取り込る、 チンダムメモリマトリクスにロード することができるようにすることである。 このよ うに賃根が取り込まれたならば、 転送プロセッサ は何に述べたようにして情報の転送を開始する。 入力情報には、 一般に、 水平同期信号、 ブランキ ング信号及び発应リフレッシュ信号等を含むNTSC 模準信号が含まれており、 これらの信号をラング ムメモリマトリクス5800だ対する博服のローディ ング、アンローティングを制御するためのタイミ ング信号として利用することもできる。

... カレルプロセッサはランダムメモリマトリク ス 5 8 0 9 中のデータに対して様々な処理を行うこと

りにまとめてもよい。 各処理双子は、 それぞれ 2 つの主ブロック、 即ちコントローラ ( 5502, 5912, 5922, 5932) 及びデータパス(5905, 5915, 5925, 5935)上りなる。 命合メモリは命令バス(5803 、 5913 、 5823 、 5933)を介して各コントローラへ 制御命令を供給される。 データメモリは、名コン トローラの制御下にアクセスされ、 データバス ( 5906, 5918, 5926. 8938) を介してデータバスへ 接触されている。 命令 パスとゲークパスは異常に は同一パスとすることも可能であり、 あるいはク **サスパ構成になる一群のパスとした実施例も可能** である。 コントロータは一群の制御信号(5908,58 18, 5928, 5938) によってデータパスを制如する-郊59図のKIAD株成においては、各プロセッサは 分散アータまたは共用データに対して完全に独立

第80関は単一のコントローラ 6002と命令メモリ 6004を用いた一般的SIND構成を示す。 命令はパス 8003を介してコントローラに供給される。 この単 ーのコントローラは単一の命令群5000を生成し、

の命令を実行することができる。

特別 43-211656 (61)

この命令群は多重アータパス(8010, 6020, 6030, 8010) モアライブする。 各テータパスはパス(501 1, 6021, 6031, 6041)を介して各々のメモリ(681 2, 6022, 8032, 5042)へ接続されている。 紅単の ために、各ゲータパスのゲータメモりへの接続の 仕方は一通りしか示されていないが、 実際は、 ク ロスパ構成あるいは第 8間に示すデータの悪次伝 送のようにデータパスとデータメモリの投続の仕 方は多様である。

第60図の51ND構成では、多重アータパスを単一 の命令ストリームをを用いて制御している。 第50 図に示すような一般的なSiADの場合は、 多重デー タバスに対してコントローラは 1つしかない。 第 8 1 図は N I N D モードで動作するよう構成したこの 発明のマルチプロセッサシステムの一変虫例を示 す。 区示異路例において、 各パラレルプロセッサ (100, 101, 102, 103)は、 クロスパスイッチ20を 介して、メモリスペース10内のメモリを各々の命 ウメモりとして用いることができる。 各パラレル プロセッサのコントローラ 3002は各々民なる命令

ストリームを受け取ることができる。 RIKDオペレ ーションモードの構成となる場合、各ペラレルブ ロセッサはバス40上の周期保労を無視する。 各コ ントロークは制御信号31ltで異なるデータパス3l 00を制御することができ、各データベスクロスバ スイッチを介して異なるメモリにアクセスするこ とができるから、 このシスチムは MidaDモードで助 作することができる。

第82図は第81図と同じハードウェアであるが、 この場合はバテレルプロセッサはSINDモードの観 成になっている。 このモードでは、 氏に気28刻に よって説明したように、 単一の命令メモリがすべ てのプロセッサに铰链されている。 SIAD構成をな す否パラレルプロセッサは同じ命令を受け、 各コ ントローラは、一般に同じ制御信号を出す。 例え は、 制物信号はデータ依存性を考慮しなければな らないために登典が生じる場合がある。 バス(8の 同期化号は 2つの目的のために用いられる: 先ず これらの同別信号はWINDモードからSINDモードの オペレーションに切り挟わる時パラレルブロセッ

サをすべて同じ命令でスタートさせるのに用いら れ、 夏 2には、 これらの同語信号は、 いったん5! NDオペレーションでスタートした後、 全国のパラ レルプロセッサに等しく作用するとは限らないよ うな何らかの事象のためにパラレルプロセッサが 関照外れになるのを切ぐのに用いられる (例えば、 2つのメモリが同じメモリをナクセスする場合 コンフリクト解消ロジャクが一方のメモリを位方 より先にメモリにアクセスさせるようになってい る)。 このようにして、 第62日のシステムでは複 数据のコントローラを用いているものの、 システ ム全体としては第50図の従来のSIND構成と同じ結 果が得られる。 前にも並携したように、 NJ NDモー とで命令メモリとして使用されるメモリの一部を SINDモードでは必要に応じてデータメモりとして

第63回は第61回及び第62回のハードゥェアを用 いて同期KIKDオペレーション用の構成とした英語 例を示す。 このモードの場合、 各プロセッサは異 なる命令を異分することができるが、 それらの命

令はバス40の同期信号により互いに同期関係に推 持される。 このオペレーションモードでは、 一般 た、 プロセッチ間で異なる命令はほんの一部だけ であり、 プロセッサのメモリアクセスを同じ根対 的関係に保ことが大切である。

第64図は、 第61図、 第62図及び第63回に示すの と向じハードクェアを用いて可能な他の多くの標 成中の一例を示す。 図示例では、プロセッサ100 と101 は共通の命令メモリを共用すると共に、パ ス 40の 回源 保存を用いることにより 51ADオペレー ションの構成になっている。 これに対して、 ブロ セッサ102 と103 は跳個の命令メモリを使用して おり、 またパス40の同期信号を無視してすること によりNINDモードで動作している。 これ以外にも プロセッサをNIND、SIND、あるいは同期NINDの各 モーリに割り当てるやり方は多趾おり、 そのよう な割り当て才による男施弼が可能なこと、 及びこ れら 3種似の各モードに任意の数のプロセッサを 割り当てることができるということはもちろんで ある.

# 特冊平3-211656 (62)

#### 実施例の特徴

以下、 この異明のマルチプロセッサシステムの 実施例の重要な存置を契約して説明する。

この発明のマルチプロセッサシステムの一失此 例は、 メモリソースから供給される命令セットだ 上り各々動作して1つまたは2つ以上のプドレス 揖 定可能メモリに対するテータの入出移動に依拠 する多数の異なるプロセスを制御することが可能 なれ個(おは正の整数)のプロセッサと、各々一 盤のアドレス指定可能空間を有する血個(mはm > n なる交互)のメモリソースと、 上記メモリに 姿 袋 され且つ上記プロセッサに 逆 続されたスイッ チャトリクスと、 上記スイッチャトリクスをグロ セッサすイクル単位ペースで遵択的に且つ同時に イネーブル化して上記のいずれかのブロセッサと 上記いずれかのメモリとを相互接続し、 上記メメ 七り空間からの命令セット及びそれ収外のアドレ ス指定可能メモリ空間からのデータをやりとりさ せる回路群と、を具備したことを特徴とする。

とのシステムにあって、 上記の個のプロセッは、

を自律的に制御するよう動作する転送プロセッサを含み、その自律的な転送がDSP プロセッサをたは Riscプロセッサから の務点命令の結果として起こるようにしたものであってもよい。 上記共用命令セットプロセッサは BSP プロセッサとし、 上記他のプロセッサは Riscプロセッサとすることが望ましい。

また、上記マルチプロセッサンステムは、データ配換によるメモリ販合を新ぐための回路群、及びメモリ用途命令の配卸を含むメモリ騒合を防ぐ

これらのプロセッサは割込みを起こすことなく 自律的に上記の各メモリに関して競合するもので あってもよく、 コンテンション回路群はさらにシ ーケンシャルトークンパッシングを含むものであ ってもよい、また、上記の個のプロセッサは、 上 記メモリへのまたは上記メモリからのデータ転送

ための回路群を含むものであってもよい。

この発明の画像処理システムの一突筋例は. メモリソースから 供給される も 今ストリームにより 各々助作して各々一意のアドレス指定可能型間を 付する皿個のアドレス 指足可能メモリに対するデ

+2136291033

Sep-23-2008 02:58pm

٠.

特開平3-211656 (63)

- タの入出移動に依拠する多数の異なるプロセス を制御することが可能な1個のプロセッサを有し (ただしmはAより大きな至数)、 且つ上記メモ りに接続され且つ上記プロセッサに接続されたス イッチマトリクスを存し、 プロセッサが各々特定 のプロセッサーメモリ関係を有する複数の動作も ードで動作することができるよう選択的に且つ向 好にいずれかのプロセッサをいずれかのメモリに 接続する回路群を含み、 且つ上窓の動作モード切 り扱えを行うためにいずれかのプロセッサからい ずれか他のプロセッサに信号を伝送するためのブ ロセッサ間通佐パスを含むことを特徴とする。

この免明のマルチマルチプロセッサシステムの 他の実施例は、 メモリソースから供給される命令 ストリームにより各々助作して各々アドレス指定 可能空間を有する血母のアドレス指定可能メモリ に対するゲータの入出移動に依拠する多数の異な **るプロセスを切削することが可能なの値のプロセ** マナを有し、 且つ上記メモリに接続されると共に 上記プロセッサに接続されたリンクを有するスイ

ッチマトリクスを有し、 且つこのスイッチマトリ クスのキンクの少なくとも1つをスプリットして 選択的に且つ回時に何れかのプロセッサをいずれ かのメモリに接続し、 上記メモりとこれに接続さ れた上記プロセッサとの位で1つまたは2つ以上 のプレンな定可能メモリ空間からの命令ストリ ーム及びそれ以外のアドレス指定可能メモリ翌日 からのアータをやりとりさせるようにしたことを 時徴とする。

この発明の処理整定の実施例は、 各々独自の命 令を実行し得る複数個のプロセッサを有し、 上記 の各プロセッサに加速させて設けられ、プロセッ サに他のどのプロセッサを同期させるかを供写す る制御回路群及び上記各プロセッサに関連させて なけるれ、 互いに同期した他のプロセッサと同期 させるべき命令の選界を決定すると共にそれらの 境界の間にフラグをセットする命令応勤回路群を 伴い、 且つ気行符数モードを確率する各プロセッ サに設けられた回路杯を含み、 プロセッサに各フ ラグがセットされている間は各プロセップにより

各々と同期させることが抉定された他のプロセッ サがすべて吳行符後モードになるまでそのブロセ ッサの中の如何'なる命令の死行をも禁止するよう 動作するログックを背することを特徴とするもの て あ る.

この発明のマルチプロセッサシステムの値の実 歯倒は、 各々一意のアドレス指定空間を育する皿 個のメモリを具備し、 上記皿このメモリの全アド レス指定可能空間はRピットの単一アドレスマー ドによって決定され、 且つ上記アドレスワードの ピット低に従い上記四個のメモリのアドレス指定 可能記憶場所へのアクセスを制御するメモリアと レス生成回路を具備し、 且つ現TVレスワードに 加えるべきインデックス値をアクセプトして次の アドレス記憶場所を指定するためにピット間のキ + リーオーバー信号を有する加耳回路群を具備し、 且つ直常は一つ屏のメモリアドレスワードをトグ ルさせるはずの上記ワードの一部のビットからキ + リーオーバー信号をダイバートさせ、このキャ リーオーバー信号にメモリアドレスクードのりそ

ートピットをトグルさせるよう動作する回路群を 具備したことを特徴とする。

この是明の2週ストリング中の「1」の数を示 す回路の一変遊倒は、 第1及び第2の入力と出力 を有するASD ゲートと、 第1及び第2の入力と出 力を有するIOR ゲートとを具備し、 このIOR ゲー トの部1の入力は上記 AHD ゲートの第1の入力に 接載されており、 YOR ゲートの第 2の入力はAND ゲートの第 2の入力に決議されており、 上記 AND ゲート及びIOR ゲートの第 2の入力は2 海ストリ ングの1 ビットを供給されると共R、 IOR ゲート の出力が2进ストリングのピット中の「1」の数 を表す2進数を出力するようにしたことを特徴と

この発明のマルチプロセッサシステムの他の実 歯例は、しつまたは2 つ以上のアドレス指定可能 なメモリからのゲータの移動に依拠する異なるい くつかのプロセスを制御するためにメモリソース から供給される命令ストリームにより動作可能な □ 個のブロセッサを具備し、 且つ各々一点にアド

特開平3-211656 (64)

レス投足可能な = 傷のメモリソースを具像しても り、これるのメモリの一部は上記プロセッサ用の 命令ストリームを共用記憶するよう構成され、 そ の他の上記メモリはプロセッサ用にデータを記憶 する上う構成されており、 且つ上記プロセッサと メモリとの間に通信サンクを設定するためのスイ ッチマトリクスを具備し、 このスイッテマトリク スは特定のプロセッサと上記メモリの中の命令ス トリームを記憶する特定のメモリとの間で専用の 通信を行うためのある猛のリンクが具備されてお り、 且つスイッチマトリクスリンクを再構成して それまでは命令用に用いられたメモリへのアータ アクセスを可能にする回路球、 及びこの回路群と 同時に動作してすべてのプロセッナをある種のり ンクの中の特定の1 つに接接し、 これによって上 記りンクに関連する命令メモリからの命令をすべ てのシステムプロセッサに伝送させるよう構成さ れた回路群を具備したことを特徴とするものであ

この発明の顔像システムの一変遊別は、 各々じ

を行って上足各段方向バスに接続するためのこれ う各般方向パスに付随させて上記名叉点に役ける れた回路群を含むことを特徴とするものである。

このスイッチマトリクスにおって、 特定縦万向 パスの各叉点の既合処理回路は、 上記載方向パス に関連する上記簿 (ポートの永久アミレス名を受 け取る回答群を含むものであってよく、 かつ特定 横方向バスの各叉点の跛合処理回路は、 上記模方 向バスに関連する上記第 2ポートより上記マトリ クスを介して特定の第 1ポートへ到る所属の接続 のナドレス名を遊時受け取る回路群を含むもので おってもよい

上記各叉点の銀合処理回路は、 2 つ以上の上記 毎 2ポートから同じ或 2ポートのファレス名を定 け取った場合に上記各級方向パスを関語する上記 叉点の1 つにお 1の優先顕故を与えるトークンパ マシングロジックを含むものであってもよく、 ま た上記第 1ポートが複数個のメモリで、上記第 2 ポートが往数個のプロセッサであってもよい。 上 記スイッチャトリクスはシングルチャプ上に、 豆 クセルに関連する複数型のダータビットで構成し 得る模数個のピクセルよりなるイメージのイメー ツ入力を有すると共に、 メモり、 各入力イメージ のピクセルをメモリへ伝送するイメージパス。 及 び供給されたイメージをメモリに記憶されたパラ メータに從い解釈するためにこれらのパラメータ を上記に供給された各イメージのピクセルに費用 する回路群を具備したことを特徴とするものであ

この発明のスイッチマトリクスの一実施例は、 複数個の第1のポートと複数個の第2のボートと を相互逆続するマルチプロヒッサシステム用のス イッテマトリクスであって、 各々上記第1のポー トの特定の1つに付随させて設けられた複数個の 経方向バスと、 個々に動作可能な複数個の叉点と、 上記事2のポートに接続されていて、 上記又点の 中のイチーブル化された叉点を介して上記第1の ポートの1つを上記求2のポートのいずれか1つ に接続する複数個の横万向パスとを有し、 且つ紀 光 2 の 3 ートの 中の 胚合する 3 ート間の 飲合処理

ましくは上記叉点と共に構築することができ、 ま た上記競合処理回路は上記第 1及び第 2ポートと 共に上記シングルチップ上に空間的に分数配設す

胚粒

以上、 この発明を特定の異態例に基づき説明し ておたが、 当益者であれば値々の変更、 毎正を示 吹することが可能であり、 この発明はそのような 変更、 御正も発明の範囲内に含まれるとみなすも のである。 また、 本願は資桑処理を中心として関 示、説明したが、 この発明のシステムがグラフィ クス(図形処理)、 信号処理、 スピーチ処理、 ソ ナー、レーダー及びその他の高密度リアルタイム 処態用にも同様に使用可能であるということは明 らかである.

4、 四面の簡単な説明

第1 図及び第2 図はこの発明の画像処理システ ムの構成を示すプロック隊、 第3回は一温の画魚 処理システムを相互複練して低級システムとした 例のプロック四、 茅4回はこの発明のシステムに

### 特周平3-211656(65)

おけるパラレルプロセッサとメモリとを相互投鉄 するクロスパスイッチマトリクスの詳細図、 郭 5 図及び第8回は従来技術によるシステムの例を示 ナブロック医、 第7回はその改良された構成例を 示すプロック図、 第8回及び第9回は従来技術に おけるプロセッナとメモリの相互作用の概念を示 **すブロック図、 第10図はこの発明による構成可変** 型マルチプロセッサの一例の構成を示すプロック 図、 第11回は画像処理システムにおけるアルゴリ ズム及び制御の流れを示す機能ブロック図、第12 図乃至第15回はSIND及びNINDオペレーションモー よのイメージピクセルの流れを示すプロック風 第18回はプロセッサ間の到込みポーリング準信を 示す模式図、 第17回はクロスパスイッチにより根 互接続されたプロセッサとメモリのレイアクト便 玄図、 末 18回及び第19回クロスパスイッチの叉点 の詳細図、 第20図はメモリアクセスのコンテンシ ョンロジックのタイミング邸、 第21國乃至第23國 はプロセッナ間の同期制御の説明図、第24図乃至 27回はスライス式アドレス指定技法の説明颐、 家

28図はSIND/MIND オペレーションモードにおける 命令データメモリの構成切り扱えの詳細を示すだ 明図、 第29回はマスタープロセッサの評価ブロッ "ク図、 第30因乃亜第34回はパラレルプロセッサの 年細プロック図、 第35図乃至45世はパラレルプロ セッサのオペレーション方法の説明図、 第45隊乃 至第48図はパーソナルコンピュータとして用いら れるイメーダプロセッサの説明図、第19乃至52図 はりモート及びローカルベースによる画象システ ムの使用形盤を示すプロック図、 第53以は顧及り ステムの提集プロック図、第54図は「1」計数回 路マトリクスの論理回路圏、 第55回は最小規模化 した「1」計数回路の設理部、第56回は「1」計 数回路の応用形態の一例の益明図、第57回は転送 プロセッサのプロック図第58図はYRANと共に使用 する状態を示すパラレルプロセッサのブロック図。 第 5 5 図 乃 重 第 6 4 図 は 色 々 な ま ベ レ ー シ 。 ン モ ー ド 間の関係を示す説明図である。

10 - - - / 4 5.

11--- 転送メモリ、

```
12・・・マスタープロセッサ
```

13・・・アータキャッシュ

14・・・命合キャッシュ

15 - - ・外照メモル

20 - ・・クロスペスイッチマトリクス。

40・・・流信パス、

100 ~ 103・・・パラレルプロセッサ。

170 ・・・フレームコントローラ

401 ~ 403・・・スリーステートパッファ、

2101~2104 ・・レジスタ及びゲート

2504-2506・・・加算路セル、

2507, 2508・・・マルテブレクサ

4980・・・イメージシステムプロセッサ

及びメモリ、

4301 · · · + 7 4

4802・・・舒仰コンソール、

(30)・・・ディスプレイ、

4804・・・データ収集 密配、

4905・・・コントローラエンジン。

4806 · · · CCD == > +,

4907 • • 光学系、

4903・・・ブリントエレメント

5000・・・イメージシステムプロセッサ

5001・・・光りディスク、

5082・・・ハードディスクドライブ

5003 - - VRIA.

5004 - . . GCD # # 7 h.

5007 - • · 统計学的記录堆抄

5008 + + + 7 7 F.

5008 - - - 制如対象機構。

5010・・・出力ディスプレイ、

\$10l···イメージシステムプロセッサ、

5102 · · / + /.


5103 · · · n × 4,


5104・・・フラットパネルディスプレイ、


5105 - - CCD .

5424・・・マトリクス


### 特開平3-211656(67)









# 特閒平3-211656 (68)









### 持開平3-211656 (70)


T-833 P.098




Sep-23-2008 03:00pm


# 特開平3-211656 (71)





### 特閒平3-211656 (72)







Sep-23-2008 03:01pm


### 特開平3-211656(73)


T-833 P.101






PAGE 101/111 \* RCVD AT 9/23/2008 5:41:38 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-5/11 \* DNIS:2738300 \* CSID:+2136291033 \* DURATION (mm-ss):32-10







### 特間平3-211656 (75)


24-72 · FOLD (SR)






### 持開平3-211656 (76)






特開平3-211656 (77)



特間平3-211656 (78)

<b>22</b> ,	12						
	ソース・テーナ			DCBA (PDZP)			
				パイトなり			
	欠行ダーク			3210			
			0000h =	3 3 3	?	12 - ۲ - }	
		16 - C + F	0000h				FEC M
OP.	ADD.	£ 4	_0004h	OP.	ADD.	<b>2</b> tr	
ST	0000h	ABOO	??BA ????	ST	0000h	DCBA	D C 8 A
STU	0002h		??BA ????	STU	0004ክ		D C B A
Sī	00011	A-	??A? ????	ST	0001h	C B A -	CBA?
ราบ	0003h	- 8	?BA? ????	STU	0005h	D	C B A ?
ST	0002h	- A	? A ? ? ? ? ? ?	23	0002ե	B A	B A ? ? ? ? ? ?
STU	0004h	B	BA?? ????	<b>\$</b> 10	0006h	0 C	B A ? ? ? ? D C
ST	QQQ3h	A	A???	ST	0003h	A	3 3 3 3 V 3 3 3
STU	0005h	8	A ? ? ? ? ? ? B	STU	0007h	- D C B	A ? ? ? ? D C B
			FIC.	43			
			an 4 3	CO			





# 46 24-145 べてにお FIG. C 2 3 1 F 4802/ 4803 4801, 0 **~** 4600 3 · 0 5 5 8 コピーまれほう 10801 6910 は日本 3 本日 カスト・プランタ・ホート 医盆口管 5003 139 -4905 50 B Ś FIG. FIG. 1901 788 HIGHGRUSH 2 8 8 E 10 1 2 H CL 812704


PAGE 107/111 \* RCVD AT 9/23/2008 5:41:38 PM [Eastern Daylight Time] \* SVR:USPTO-EFXRF-5/11 \* DNIS:2738300 \* CSID:+2136291033 \* DURATION (mm-ss):32-10


-471-


# **持開平3-211656 (80)**














### 持隔平3-211656(82)





## 特關平3-211656 (83)



英国 MK43 7SS オークリー ベツドフオード リ 第1頃の統き ニコラス ケイ イン ンクロフト 74 グシモンズ アメリカ合衆国 テキサス州 77459 ミズーリー シテ カール エム グタツ 個発 イー サウス サンデイー コート 4015 アメリカ合衆国 テキサス州 75075 ブラノ スカーボ ロバート ジエイ ゴ @発明 者 ロー レーン 1405